本公开的实施例涉及半导体检测器及其制造方法。本公开描述了一种用在临界尺寸扫描电子显微镜(CD‑SEM)中且再检测SEM系统的检测器。在一个实施例中，检测器包括具有p‑n结和孔的半导体结构，扫描光束穿过该孔被传送到目标。检测器还包括用于p‑n结的顶部电极(250)(例如，阳极电极或阴极)，顶部电极提供用于检测电子或电磁辐射(例如，来自目标的反向散射)的有效区域。顶部电极具有掺杂层(230)和在掺杂层下方的掩埋部分(260)，以减小顶部电极的串联电阻而不改变有效区域。在另一实施例中，可以在半导体结构中靠近孔的侧壁处形成隔离结构，以将有效区域与侧壁电隔离。还描述了一种形成顶部电极的掩埋部分的方法。
【技术实现步骤摘要】
本公开总体上涉及诸如可以在例如扫描电子显微镜(sem)系统中使用的辐射检测器。
技术介绍
1、辐射检测器用于多种应用。在这里和其他地方，术语“辐射”用于指代电磁波和移动粒子。例如，在用于制造集成电路(ic)组件的制造过程中，检查未完成或已完成的电路组件以确保它们是根据指定设计而制造的并且没有缺陷。可以采用利用光学显微镜或带电粒子(例如，电子)束显微镜(诸如sem)的检查系统。随着ic组件的各种特征的物理尺寸不断缩小，由这些检测系统实现的准确性和产率变得更加重要。目前，这些系统往往至少部分受到半导体辐射检测器或简单的半导体检测器的灵敏度和速度的限制，该检测器用于检测来自被检查目标的反向散射电子或二次电子。因此，非常需要改进半导体检测器的性能。
技术实现思路
1、以下呈现本公开的各种实施例的一个或多个方面的简化概述以提供对这些方面的基本理解。该概述不是对所有预期方面的广泛概述，并且既不旨在标识所有方面的关键或重要要素，也不旨在界定任何或所有方面的范围。其唯一目的是以简化的形式呈现一个或多个方面的一些概念，作为稍后呈现的更详细描述的前奏。
2、一个实施例的各方面描述了一种检测器，该检测器具有带有孔的半导体结构，扫描光束穿过该孔被传送到目标，其中半导体结构包括p-n结。检测器还具有用于p-n结的顶部电极，其中顶部电极提供用于检测电子或电磁辐射的有效区域，其中顶部电极包括掺杂层和在掺杂层下方的掩埋部分，其中掩埋部分被配置为减小顶部电极的串联电阻而不改变被提供用于检测的有效区域。</p>3、另一实施例的各方面描述了一种检测器，该检测器具有带有孔的半导体结构，扫描光束穿过该孔被传送到目标，其中半导体结构包括p-n结。检测器还具有用于p-n结的顶部电极，其中顶部电极提供用于检测电子或电磁辐射的有效区域，并且其中顶部电极包括掺杂层。检测器还具有形成在半导体结构中在孔的侧壁附近的隔离结构，其中隔离结构被配置为将有效区域与孔的侧壁电隔离。
4、又一实施例的各方面描述了一种检测器，该检测器具有带有孔的半导体结构，扫描光束穿过该孔被传送到目标，其中半导体结构包括p-n结。检测器还具有用于p-n结的顶部电极，其中顶部电极提供用于检测电子或电磁辐射的有效区域，其中顶部电极包括掺杂层和在掺杂层下方的掩埋部分，其中掩埋部分被配置为减小顶部电极的串联电阻而不改变被提供用于检测的有效区域。检测器还具有形成在半导体结构中在孔的侧壁附近的隔离结构，其中隔离结构被配置为将有效区域与孔的侧壁电隔离。
5、又一实施例的各方面描述了一种在半导体检测器中形成顶部电极的掩埋部分的方法，该方法包括在具有顶部电极的有效区域的半导体结构的表面上沉积掺杂剂层，并且然后施加热处理以将掺杂剂从掺杂剂层驱动到半导体结构中、并且驱动到顶部电极的检测层下方，以形成顶部电极的掩埋部分。
6、根据另一实施例的另一方面，公开了一种制造半导体检测器的方法，该半导体检测器包括用于响应于接收到辐射而生成电信号的元件和电连接到该元件的电路系统，该电路系统包括不能承受超过温度t的处理温度的至少一个结构，该方法包括以下步骤：制造电路系统的第一部分，第一部分能够承受温度t；在温度t下执行处理步骤；以及制造电路系统的第二部分，第二部分包括不能承受温度t的结构。在温度t下执行处理步骤可以包括执行高温化学气相沉积。执行高温化学气相沉积可以包括执行硼的高温化学气相沉积。执行硼的高温化学气相沉积可以包括纯硼的高温化学气相沉积。制造电路系统的第一部分可以包括cmos电路系统的部分制造。制造电路系统的第二部分包括cmos电路系统的完全制造。温度t可以高于700℃。
7、根据另一实施例的另一方面，公开了一种制造半导体检测器的方法，该半导体检测器包括用于响应于接收到辐射而生成信号的元件和电连接到该元件的cmos电路系统，该cmos电路系统包括不能承受超过700℃的处理温度t的至少一个结构，该方法包括以下步骤：制造cmos电路系统的第一部分，第一部分能够承受温度t；在温度t下执行ht pureb cvd处理步骤；以及制造cmos电路系统的第二部分，第二部分包括不能承受温度t的结构。
8、根据另一实施例的另一方面，公开了一种用于制造单管芯图像半导体辐射检测器的工艺，该工艺包括以下步骤：提供起始晶片；在起始晶片的已处理侧执行第一部分电路形成步骤以形成第一部分电路层，第一部分电路形成步骤限于形成能够承受处理温度t的电路系统；将第一键合晶片键合到第一部分电路层；蚀刻掉起始晶片的一部分以暴露第一部分电路层；在第一部分电路层上沉积硼层；将第二键合晶片键合到硼层；将第一键合晶片从第一部分电路层取消键合；对第一部分电路层执行第二部分电路形成步骤以形成已完成电路层，第二部分电路形成步骤包括形成不能承受处理温度t的电路结构；将第三键合层键合到已完成电路层；以及将第二键合晶片从硼层取消键合。执行第一部分电路形成步骤可以包括执行第一部分cmos电路形成步骤。对第一部分电路层执行第二部分电路形成步骤以形成已完成电路层可以包括对第一部分电路层执行第二部分cmos电路形成步骤以形成已完成cmos电路层。在第一部分电路层上沉积硼层包括使用ht pureb cvd。温度t可以高于700℃。
9、根据另一实施例的另一方面，公开了一种单管芯半导体检测器，该单管芯半导体检测器包括用于响应于接收到辐射而生成信号的元件和电连接到该元件的cmos电路系统，该cmos电路系统包括不能承受超过700℃的处理温度t的至少一个结构，该检测器是通过包括以下步骤的方法来制造的：制造cmos电路系统的第一部分，第一部分能够承受温度t；在温度t下执行ht pureb cvd处理步骤；以及制造cmos电路系统的第二部分，第二部分包括不能承受温度t的结构。
10、为了实现前述和相关的目的，实施例的各方面包括在下文中描述的并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个方面的某些说明性特征。然而，这些特征仅指示可以采用各个方面的原理的各种方式中的几种方式，并且本说明书旨在包括所有这些方面及其等同物。
本文档来自技高网...
【技术保护点】
1.一种检测器，包括：
2.根据条款1所述的检测器，其中所述孔形成在所述半导体结构的中心处。
3.根据权利要求1所述的检测器，其中所述隔离结构被配置为通过被配置为限制由所述p-n结形成的耗尽区到达所述孔的所述侧壁而将所述有效区域与所述孔的所述侧壁电隔离。
4.根据权利要求1所述的检测器，其中所述隔离结构与所述孔的所述侧壁之间的距离小于60微米。
5.根据权利要求1所述的检测器，其中所述隔离结构是基本平行于但不接触所述孔的所述侧壁的深沟槽结构。
6.根据权利要求5所述的检测器，其中所述深沟槽结构包括掺杂侧壁并且提供无缺陷停止平面，以通过限制由所述p-n结形成的耗尽区到达所述孔的所述侧壁来电隔离所述有效区域。
7.根据权利要求1所述的检测器，其中所述隔离结构是基本平行于并且邻近于所述孔的所述侧壁的掺杂层。
8.根据权利要求7所述的检测器，其中所述隔离结构与所述孔的所述侧壁之间的距离小于1微米。
9.根据权利要求7所述的检测器，其中所述掺杂层与所述孔的所述侧壁接触。
10.根据权利要求1所述的检测器，其中：
...
【技术特征摘要】
1.一种检测器，包括：
2.根据条款1所述的检测器，其中所述孔形成在所述半导体结构的中心处。
3.根据权利要求1所述的检测器，其中所述隔离结构被配置为通过被配置为限制由所述p-n结形成的耗尽区到达所述孔的所述侧壁而将所述有效区域与所述孔的所述侧壁电隔离。
4.根据权利要求1所述的检测器，其中所述隔离结构与所述孔的所述侧壁之间的距离小于60微米。
5.根据权利要求1所述的检测器，其中所述隔离结构是基本平行于但不接触所述孔的所述侧壁的深沟槽结构。
6....
【专利技术属性】
技术研发人员：G·洛里托，S·尼蒂亚诺维，梁心清，金井建一，
申请(专利权)人：ASML荷兰有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。