【技术实现步骤摘要】
本专利技术涉及硅基液晶(liquid crystal on silicon，lcos)驱动控制的，特别是涉及一种硅基液晶芯片控制系统及方法。
技术介绍
1、lcos微显示技术在显示领域有众多应用，其具有高帧率、高分辨率和小体积的优势。lcos是由液晶显示屏技术lcd发展而来，由于具有成熟的产线、较低的成本而收到人们青睐。在早期的应用中，lcos主要用于激光投影、显示和全息投影等。基于lcos技术制作波长显示开关，可以将输入端口接收到的任意波长信道切换至任意输出端口。如今，lcos技术的发展改变了光通信以及显示行业，为各种应用提供了灵活可靠的解决方案。
2、lcos器件主要用作振幅调制器件和相位调制器件。振幅调制型lcos器件主要用于视频和图像显示，相位调制型lcos器件适用于全息投影和光学领域。现有的通用分辨率显示控制系统难以满足lcos芯片特殊分辨率和高刷新率的要求。因此，设计一个对高清图像或者视频流的处理系统是一个重要的任务。一个可靠的处理系统可以为显示芯片提供稳定的数据流的同时，能够实现一些用于图像处理的实时算法。尤其是对于那些更加复杂的算法来说，系统平台的灵活性和高效率是非常重要的。一般情况下，使用cpu很难实现高效地处理高速视频流。与gpu和asic相比，fpga可以根据需求定制数据流的算法和功能。fpga不仅可以使用并行化和流水线进行数据处理，还在能源效率上具有优势。相比于gpu，无需额外主机即可工作的能力使得fpga适合用于嵌入式系统来满足图像处理的需求。在大部分使用lcos的应用中，芯片的分辨率都不高
3、综上所述，在lcos芯片控制系统中，往往需要通用处理器来对芯片的驱动进行控制。传统的cpu和gpu可以完成控制功能，但也存在一些缺点。如cpu对图像数据的处理能力较弱，gpu的功耗过大，不适合边缘的应用场景等。而对于使用fpga设计的控制系统，高分辨率和高刷新率是驱动lcos的瓶颈。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种硅基液晶芯片控制系统及方法，基于fpga对视频信号进行解码，实现视频流到lcos信号桥接功能，满足硅基液晶芯片的分辨率和高刷新率的要求。
2、第一方面，本专利技术提供一种硅基液晶芯片控制系统，应用于fpga，所述系统包括：数据缓冲模块，用于将外部视频信号转换为数字图像信号，并进行存储；数据调整模块，与所述数据缓冲模块相连，用于对所述数字图像信号进行数据重排，获取重排数字信号；数据驱动模块，与所述数据调整模块相连，用于基于所述重排数字信号生成硅基液晶芯片的控制信号和时钟信号，并将所述数字图像信号、所述时钟信号和所述控制信号输出至所述硅基液晶芯片。
3、在第一方面的一种实现方式中，所述数据缓冲模块包括帧数据解析模块、帧数据存储模块和存储控制模块；
4、所述帧数据解析模块用于将所述外部视频信号转换为所述数字图像信号；
5、所述帧数据存储模块与所述帧数据解析模块相连，用于存储所述数字图像信号；
6、所述存储控制模块与所述帧数据解析模块和所述帧数据存储模块相连，用于实现所述帧数据存储模块的读帧序号、写帧序号、帧数据存储位置及存储位宽的控制。
7、在第一方面的一种实现方式中，所述帧数据存储模块包括所述fpga上的三帧图像大小的存储空间以实现三级帧缓存，所述写帧序号始终先于所述读帧序号。
8、在第一方面的一种实现方式中，所述数据缓冲模块通过hdmi接口获取所述外部视频信号。
9、在第一方面的一种实现方式中，所述数据调整模块包括行数据缓冲模块、数据重排模块、重排数据缓冲模块和数据调整控制模块；
10、所述行数据缓冲模块用于访问所述数据缓冲模块，获取并存储所述数字图像信号；
11、所述数据重排模块与所述行数据缓冲模块相连，用于对所述数字图像信号进行打包和数据重排，获取重排数字信号以使所述重排数字信号满足所述硅基液晶芯片的输入顺序；
12、所述重排数据缓冲模块与所述数据重排模块相连，用于存储所述重排数字信号；
13、所述数据调整控制模块与所述行数据缓冲模块、所述数据重排模块和所述重排数据缓冲模块相连，用于控制所述行数据缓冲模块的数据访问、所述数据重排模块的数据重排以及所述重排数据缓冲模块的数据存储。
14、在第一方面的一种实现方式中，所述数据重排模块采用流水线操作将打包后的数字图像信号重排为多组并行结构的重排数字信号。
15、在第一方面的一种实现方式中，所述数据驱动模块包括驱动控制模块、数据解析模块、驱动信号生成模块和数据对齐模块；
16、所述驱动控制模块与所述数据解析模块、所述驱动信号生成模块和所述数据对齐模块相连，用于控制所述数据解析模块、所述驱动信号生成模块和所述数据对齐模块；
17、所述数据解析模块用于访问所述数据调整模块，获取所述重排数字信号；
18、所述驱动信号生成模块与所述数据解析模块相连，用于基于所述重排数字信号生成硅基液晶芯片的控制信号和时钟信号；
19、所述数据对齐模块与所述驱动信号生成模块相连，用于将所述数字图像信号、所述时钟信号和所述控制信号与时钟对齐后输出至所述硅基液晶芯片。
20、在第一方面的一种实现方式中，所述数据对齐模块通过高速外部接口输出信号。
21、在第一方面的一种实现方式中，所述控制信号包括行驱动信号和场驱动信号。
22、第二方面，本专利技术提供一种硅基液晶芯片控制方法，应用于fpga，所述方法包括以下步骤：
23、基于数据缓冲模块将外部视频信号转换为数字图像信号，并进行存储；
24、基于数据调整模块对所述数字图像信号进行数据重排，获取重排数字信号；
25、基于数据驱动模块根据所述重排数字信号生成硅基液晶芯片的控制信号和时钟信号，并将所述数字图像信号、所述时钟信号和所述控制信号输出至所述硅基液晶芯片。
26、如上所述，本专利技术所述的硅基液晶芯片控制系统及方法，具有以下有益效果：
27、(1)通过采用fpga对视频信号进行解码，实现视频流到lcos信号桥接功能，解决了现有分辨率显示控制系统难以满足lcos芯片特殊分辨率和高刷新率问题；
28、(2)能够保证输出到lcos驱动的全分辨率以及高刷新率下的图像结构完整，且满足了边缘应用场景的需求；
29、(3)采用可配置化参数设计，可以自主控制输出到硅基液晶芯片的数据速率及时钟频率，满足用于不同功能下硅基液晶芯片的数据和控制需求；
30、(4)功耗低，实时性高，处理速度快。
本文档来自技高网...【技术保护点】
1.一种硅基液晶芯片控制系统，应用于FPGA，其特征在于，所述系统包括：
2.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据缓冲模块包括帧数据解析模块、帧数据存储模块和存储控制模块；
3.根据权利要求2所述的硅基液晶芯片控制系统，其特征在于：所述帧数据存储模块包括所述FPGA上的三帧图像大小的存储空间以实现三级帧缓存，所述写帧序号始终先于所述读帧序号。
4.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据缓冲模块通过HDMI接口获取所述外部视频信号。
5.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据调整模块包括行数据缓冲模块、数据重排模块、重排数据缓冲模块和数据调整控制模块；
6.根据权利要求5所述的硅基液晶芯片控制系统，其特征在于：所述数据重排模块采用流水线操作将打包后的数字图像信号重排为多组并行结构的重排数字信号。
7.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据驱动模块包括驱动控制模块、数据解析模块、驱动信号生成模块和数据对齐模块；>
8.根据权利要求7所述的硅基液晶芯片控制系统，其特征在于：所述数据对齐模块通过高速外部接口输出信号。
9.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述控制信号包括行驱动信号和场驱动信号。
10.一种硅基液晶芯片控制方法，应用于FPGA，其特征在于，所述方法包括以下步骤：
...【技术特征摘要】
1.一种硅基液晶芯片控制系统，应用于fpga，其特征在于，所述系统包括：
2.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据缓冲模块包括帧数据解析模块、帧数据存储模块和存储控制模块；
3.根据权利要求2所述的硅基液晶芯片控制系统，其特征在于：所述帧数据存储模块包括所述fpga上的三帧图像大小的存储空间以实现三级帧缓存，所述写帧序号始终先于所述读帧序号。
4.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据缓冲模块通过hdmi接口获取所述外部视频信号。
5.根据权利要求1所述的硅基液晶芯片控制系统，其特征在于：所述数据调整模块包括行数据缓冲模块、数据重排模块、重排数据缓冲模...
【专利技术属性】
技术研发人员：黄尊恺，姜宇威，
申请(专利权)人：中国科学院上海高等研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。