【技术实现步骤摘要】
本专利技术中的至少一个实施例涉及量子和半导体芯片领域，尤其涉及一种用于硅基半导体量子芯片的单电子晶体管射频反射测量结构及其制备方法。
技术介绍
1、量子计算具有超越经典计算的潜力。在能够实现量子计算的各种系统中，半导体量子点中电子自旋的限制为量子信息处理提供了一个有吸引力的平台。具体而言，硅中的自旋量子比特被认为是实现大规模量子处理器的有力竞争者，因为它们具有量子比特尺寸小、局部和全局控制能、互补金属氧化物半导体（cmos）兼容性、相干时间长、超精细相互作用弱以及可在1开氏温度（k）以上运行的可能性。其中，保真度超过99.9%的单量子比特门和保真度高达99%的双量子比特门已被证明，标志着量子纠错协议实施方面取得了重大进展。
2、相关技术中，单电子晶体管仍然是应用单电子器件中最重要的器件。在半导体量子点中，直流测量因其电路简单、对量子比特影响最小、能够利用低通滤波器减轻部分高频噪声而被广泛使用。然而，单电子晶体管的主要缺点在于测量带宽有限，通常只有几千赫兹（使用滤波器可以进一步降低），这归因于直流线路中存在寄生电容（通常在数百皮法（pf）范围内）以及放大器的相对较高的输入阻抗和单电子晶体管的输出电阻（通常在数百千欧姆（kω）范围内）。与在纳秒（ns）级别运行的单量子比特操纵速率和量子比特之间的交换耦合（可达数十兆赫）相比，该测量速率明显较慢。
3、射频（rf）反射法是一种有效且灵敏的技术，可用于检测半导体量子点中的电荷和自旋信号。对于以累积模式工作的器件，促进rf测量的通用方法是将离子注入区域重新定位到距离
4、对于硅-金属氧化物半导体（si-mos）等增强模式器件，当射频电路连接到欧姆接触（欧姆方法）时，电极下方的二维电子气可以充当射频信号的泄漏通道。引线栅极和二维电子气之间的电容使射频信号能够穿过低阻抗接地电容和印刷电路板上的线路电阻，使得有效跟踪单电子晶体管阻抗的瞬态变化变得具有挑战性。
技术实现思路
1、有鉴于此，本专利技术提供了单电子晶体管射频反射测量结构及其制备方法，能够减少射频信号的泄露。
2、作为本专利技术实施例的一个方面，提供了一种单电子晶体管射频反射测量结构，用于硅基半导体量子芯片，单电子晶体管射频反射测量结构包括基片、栅氧化层、劈裂栅极组件和间隔设置的源极和漏极。栅氧化层设置在上述基片上，劈裂栅极组件，设置在上述栅氧化层上，上述劈裂栅极组件包括条状的沟道限制栅极、第一栅极单元和第二栅极单元。条状的沟道限制栅极，沿横向方向布置在上述栅氧化层上，适用于使位于栅氧化层和上述基片之间的界面上形成耗尽区，以阻止电子从上述耗尽区的一侧隧穿到另一侧。第一栅极单元，设置在上述沟道限制栅极的第一侧，适用于在上述界面上并且位于上述耗尽区的一侧形成第一量子点。第二栅极单元，设置在上述沟道限制栅极与上述第一侧相对的第二侧，适用于在上述界面上并且位于上述耗尽区的另一侧形成第二量子点。源极和漏极均在上述第一侧，且均从上述栅氧化层的上方延伸至上述界面，上述源极和上述漏极与上述第一量子点和上述第一栅极单元形成单电子晶体管。其中，上述第一栅极单元包括第一积累栅极，第一积累栅极邻近上述第一量子点设置，适用于传输来自外部的射频信号，以利用上述射频信号，以及利用上述单电子晶体管与上述第二量子点之间的电容耦合作用，实现对上述第二量子点中的第二电子状态的测量。
3、根据本专利技术的实施例，上述第一栅极单元还包括两个引线栅极，两个引线栅极中一个引线栅极与上述源极电连接，另一个引线栅极与上述漏极电连接，每一个上述引线栅极适用于与位于该引线栅极下方的二维电子气形成耦合电容，其中，上述二维电子气是由从上述源极和漏极流入的电子在上述引线栅极施加的电压下，在上述界面上汇聚形成的。其中，上述射频信号被配置为通过上述耦合电容施加到上述第一量子点。
4、根据本专利技术的实施例，上述第一栅极单元还包括第一柱塞栅极、两个第一势垒栅极和第一限制栅极。第一柱塞栅极与上述沟道限制栅极电隔离设置，从上述沟道限制栅极向远离上述沟道限制栅极的方向延伸，适用于在横向方向定义上述第一量子点的宽度。两个第一势垒栅极与上述第一柱塞栅极和上述沟道限制栅极电隔离设置，从上述沟道限制栅极向远离上述沟道限制栅极的方向延伸设置在上述第一柱塞栅极的两侧，适用于调控上述第一量子点中的第一电子的隧穿速率。第一限制栅极与上述沟道限制栅极间隔设置，向远离上述沟道限制栅极的方向延伸，并且与上述第一柱塞栅极、两个上述第一势垒栅极电隔离，上述第一限制栅极设置在上述第一柱塞栅极和两个上述第一势垒栅极下方，适用于在纵向方向定义上述第一量子点的长度。
5、根据本专利技术的实施例，上述第一积累栅极、上述引线栅极、上述第一柱塞栅极、上述第一势垒栅极和上述第一限制栅极向远离上述沟道限制栅极的方向延伸的转折线与上述横向方向的夹角为45度或135度。
6、根据本专利技术的实施例，上述第一积累栅极从靠近上述第一量子点的位置向远离上述沟道限制栅极的方向延伸，上述第一积累栅极的纵向长度随着上述第一积累栅极距离上述第一量子点的横向长度的增大而增大。
7、根据本专利技术的实施例，上述第二栅极单元包括第二柱塞栅极、两个第二势垒栅极和第二限制栅极。第二柱塞栅极与上述沟道限制栅极电隔离设置，从上述沟道限制栅极向远离上述沟道限制栅极的方向延伸，适用于在横向方向定义上述第二量子点的宽度。两个第二势垒栅极与上述第二柱塞栅极和上述沟道限制栅极电隔离设置，从上述沟道限制栅极向远离上述沟道限制栅极的方向延伸设置在上述第二柱塞栅极的两侧，适用于调控上述第二量子点内的第二电子的隧穿速率。第二限制栅极与上述沟道限制栅极间隔设置，向远离上述沟道限制栅极的方向延伸，与上述第二柱塞栅极、两个第二势垒栅极电隔离设置，并且设置在上述第二柱塞栅极和两个第二势垒栅极下方，适用于在纵向方向定义上述第二量子点的长度。两个第二积累栅极，设置在两个上述第二势垒栅极的相远离的两侧，以控制上述第二电子进出上述第二量子点。
8、根据本专利技术的实施例，上述基片包括硅衬底和纯化硅层。纯化硅层设置在上述硅衬底与上述栅氧化层之间，其中上述界面位于上述纯化硅层与上述栅氧化层之间。上述单电子晶体管射频反射测量结构还包括磁体层，磁体层与上述第二量子点间隔设置在上述第二量子点周围，适用于向上述第二量子点提供横向梯度磁场，以补偿上述第二电子在上述第二量子点内的纯化硅中的自旋轨道耦合，产生量子比特的驱动旋转。
9、根据本专利技术的实施例，上述源极和上述漏极中每一个包括离子注入区和欧姆电极。离子注入区形成在上述基片内部，欧姆电极与上述离子注入区电连接。其中，两个上述引线栅极与两个上述离子注入区一一对应地电连接，至少一个引线栅极与上述第一积累栅极电接触，以本文档来自技高网...
【技术保护点】
1.一种单电子晶体管射频反射测量结构，其特征在于，用于硅基半导体量子芯片，所述单电子晶体管射频反射测量结构包括：
2.根据权利要求1所述的单电子晶体管射频反射测量结构，其特征在于，所述第一栅极单元还包括：
3.根据权利要求2所述的单电子晶体管射频反射测量结构，其特征在于，所述第一栅极单元还包括：
4.根据权利要求3所述的单电子晶体管射频反射测量结构，其特征在于，所述第一积累栅极、所述引线栅极、所述第一柱塞栅极、所述第一势垒栅极和所述第一限制栅极向远离所述沟道限制栅极的方向延伸的转折线与所述横向方向的夹角为45度或135度。
5.根据权利要求1-4中任一项所述的单电子晶体管射频反射测量结构，其特征在于，所述第一积累栅极从靠近所述第一量子点的位置向远离所述沟道限制栅极的方向延伸，所述第一积累栅极的纵向长度随着所述第一积累栅极距离所述第一量子点的横向长度的增大而增大。
6.根据权利要求1-4中任一项所述的单电子晶体管射频反射测量结构，其特征在于，所述第二栅极单元包括：
7.根据权利要求1所述的单电子晶体管射频反射测
8.根据权利要求2所述的单电子晶体管射频反射测量结构，其特征在于，所述源极和所述漏极均包括：
9.根据权利要求8所述的单电子晶体管射频反射测量结构，其特征在于，所述引线栅极与所述第一积累栅极在平行于所述基片的平面上的接触面积为1um×1um。
10.一种如权利要求1-9中任一项所述的单电子晶体管射频反射测量结构的制备方法，其特征在于，包括：
...【技术特征摘要】
1.一种单电子晶体管射频反射测量结构，其特征在于，用于硅基半导体量子芯片，所述单电子晶体管射频反射测量结构包括：
2.根据权利要求1所述的单电子晶体管射频反射测量结构，其特征在于，所述第一栅极单元还包括：
3.根据权利要求2所述的单电子晶体管射频反射测量结构，其特征在于，所述第一栅极单元还包括：
4.根据权利要求3所述的单电子晶体管射频反射测量结构，其特征在于，所述第一积累栅极、所述引线栅极、所述第一柱塞栅极、所述第一势垒栅极和所述第一限制栅极向远离所述沟道限制栅极的方向延伸的转折线与所述横向方向的夹角为45度或135度。
5.根据权利要求1-4中任一项所述的单电子晶体管射频反射测量结构，其特征在于，所述第一积累栅极从靠近所述第一量子点的位置向远离...
【专利技术属性】
技术研发人员：李海欧，楚凝，廖伟筑，祝圣凯，王储，李傲然，郭国平，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。