【技术实现步骤摘要】
本专利技术属于集成电路设计，涉及一种vcm-based电容开关时序电路及方法。
技术介绍
1、随着集成电路的发展，人们对高精度低功耗的模数转换器有了更高的需求，为了满足市场需求，逐次逼近型(successive approximation register,sar)adc因其结构简单、数字化特征明显、模拟模块少、功耗低且一般不需要线性增益模块单元等方面的优势，能够很好地适合现代集成电路工艺的演进路线，逐渐成为adc研究领域的热点。sar adc的基本结构框图如图1所示。sar adc基本的模块包括差分电容dac、比较器和sar逻辑。其中电容阵列的功耗是决定sar adc整体功耗的最主要因素。近几年，国内外研究人员提出了节能电容开关时序、单调电容开关时序和vcm-based电容开关时序等多种高效的电容开关方案，显著地减小了电容阵列的开关功耗。
2、其中，对于vcm-based电容开关时序，由于其单位电容数量少，这减少了硬件成本和电路复杂度。另外，在转换过程中，由于所有电容的下极板在采样后都是相对于vcm进行调整的，因此共模电平保持不变，减少了比较器的输入失调和噪声敏感性。同时由于其减少了不必要的开关操作和电容充放电次数，vcm-based时序的平均功耗相比传统时序下降87％，具有突出的优势。但是对于vcm-based电容开关时序，需要提供一个精确的共模电压vcm，这增加了设计的复杂性和成本，而且由于开关管连接的电压是vcm(不是vref或者gnd)，当电源电压较低时，普通的cmos开关管导通电阻会变得很大，除非使用自举
技术实现思路
1、针对现有技术中存在的问题，本专利技术提供一种vcm-based电容开关时序电路及方法，从而解决现有技术中vcm-based电容开关时序电路在低电源电压工况下无法使用的技术问题。
2、本专利技术是通过以下技术方案来实现：
3、一种vcm-based电容开关时序电路，包括：第一电容阵列、第二电容阵列、第一输入端vip、第二输入端vin以及比较器；
4、所述第一电容阵列包括依次并行连接的阵列一第一电容组、阵列一第二电容组、……、阵列一第j电容组以及阵列一dummy电容组；所述阵列一第一电容组、阵列一第二电容组、……、阵列一第j电容组以及阵列一dummy电容组的下极板接vref和/或gnd，上极板与第一输入端vip以及比较器的同相输入端连接；
5、所述第二电容阵列包括依次并行连接的阵列二第一电容组、阵列二第二电容组、……阵列二第j电容组以及阵列二dummy电容组；所述阵列二第一电容组、阵列二第二电容组、……、阵列二第j电容组以及阵列二dummy电容组的下极板接vref和/或gnd，上极板与第二输入端vin以及比较器的反相输入端连接；
6、所述阵列一第一电容组、阵列一第二电容组、……阵列一第i电容组，阵列二第一电容组、阵列二第二电容组、……阵列二第j电容组，阵列一dummy电容组以及阵列二dummy电容组均包括并行连接的两个容值相等的电容。
7、优选的，所述阵列一dummy电容组包括并行连接的电容cp1以及电容cp2，所述电容cp1以及电容cp2的容值均为1/2c。
8、优选的，所述阵列二dummy电容组包括并行连接的电容cn1以及电容cn2，所述电容cn1以及电容cn2的容值均为1/2c。
9、优选的，所述阵列一第i电容组包括电容cpi1以及电容cpi2，所述电容cpi1以及电容cpi2的容值均为2n-3c，其中n＝i，3≤i≤8。
10、优选的，所述阵列二第j电容组包括电容cpj1以及电容cpj2，所述电容cpj1以及电容cpj2的容值均为2n-3c，其中n＝j，3≤j≤8。
11、优选的，所述vcm-based电容开关时序电路中还包括第一开关组，所述阵列一第一电容组、阵列一第二电容组、……、阵列一第j电容组以及阵列一dummy电容组的下极板通过所述第一开关组与所述vref和/或gnd可通断连接。
12、优选的，所述vcm-based电容开关时序电路中还包括第二开关组，所述阵列二第一电容组、阵列二第二电容组、……、阵列二第j电容组以及阵列二dummy电容组的下极板通过所述第二开关组与所述vref和/或gnd可通断连接。
13、优选的，所述vcm-based电容开关时序电路还包括sar逻辑电路；所述sar逻辑电路的输入端与所述比较器的输出端电连接，所述sar逻辑电路与第一开关组以及第二开关组通讯。
14、优选的，所述i＝j＝8。
15、另外，本专利技术还公开了一种vcm-based电容开关时序方法，采样时，阵列一第一电容组、阵列一第二电容组、……阵列一第j电容组以及阵列一dummy电容组中一个电容的下极板均与vref连接，另一个均与gnd连接；
16、所述阵列二第一电容组、阵列二第二电容组、……阵列二第j电容组以及阵列二dummy电容组中相对应的一个电容的下极板均与gnd连接，另一个相对应的电容均与vref连接。
17、与现有技术相比，本专利技术具有以下有益的技术效果：
18、本专利技术公开一种vcm-based电容开关时序电路，该开关时序电路中所述阵列一第一电容组、阵列一第二电容组、……阵列一第i电容组、阵列二第一电容组、阵列二第二电容组、……阵列二第j电容组、阵列一dummy电容组以及阵列二dummy电容组均包括并行连接的两个容值相等的电容，改进型的电容阵列结构将每位电容一分为二，形成两个相等的电容，这两个相等的电容可以通过下极板接不同的电位实现三种不同的电压接法，分别为vref、1/2vref和gnd，其等效电路结构与vcm-based基本一致，但是，通过两个相等电容的设置，使得vcm＝1/2vref，即该改进型的vcm-based电容开关时序不需要额外的电路来产生共模电平vcm，不需要复杂的自举开关结构，降低了功耗和面积，适用于低电压的sar adc设计。综上所述，该vcm-based电容开关时序电路减少了不必要的电路组件和功耗源，使得整体adc的能效更高；其次，去除了vcm产生电路，简化了整体电路布局和布线，降低了设计复杂度和成本；另外，通过精确控制电容组的电压接法，提高了adc的稳定性和抗干扰能力。
19、进一步的，所述阵列一dummy电容组包括并行连接的电容cp1以及电容cp2，所述电容cp1以及电容cp2的容值均为1/2c；所述阵列二dummy电容组包括并行连接的电容cn1以及电容cn2，所述电容cn1以及电容cn2的容值均为1/2c，该设置首先可以简化电路结构，减少外部电路依赖，由于dummy电容组的两个电容容值相等且为总电容c的一半，它们可以共同模拟出等效的vcm＝1/2vref效果，从而省去了额外的vcm产生电路，这不仅简化了电路的整体结构，还降低了设本文档来自技高网...
【技术保护点】
1.一种Vcm-based电容开关时序电路，其特征在于，包括：第一电容阵列(1)、第二电容阵列(2)、第一输入端Vip、第二输入端Vin以及比较器(5)；
2.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述阵列一dummy电容组包括并行连接的电容CP1以及电容CP2，所述电容CP1以及电容CP2的容值均为1/2C。
3.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述阵列二dummy电容组包括并行连接的电容CN1以及电容CN2，所述电容CN1以及电容CN2的容值均为1/2C。
4.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述阵列一第i电容组包括电容CPi1以及电容CPi2，所述电容CPi1以及电容CPi2的容值均为2N-3C，其中N＝i，3≤i≤8。
5.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述阵列二第j电容组包括电容CPj1以及电容CPj2，所述电容CPj1以及电容CPj2的容值均为2N-3C，其中N＝j，
6.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述Vcm-based电容开关时序电路中还包括第一开关组(3)，所述阵列一第一电容组、阵列一第二电容组、……、阵列一第j电容组以及阵列一dummy电容组的下极板通过所述第一开关组(3)与所述Vref和/或GND可通断连接。
7.根据权利要求6所述的一种Vcm-based电容开关时序电路，其特征在于，所述Vcm-based电容开关时序电路中还包括第二开关组(4)，所述阵列二第一电容组、阵列二第二电容组、……、阵列二第j电容组以及阵列二dummy电容组的下极板通过所述第二开关组(4)与所述Vref和/或GND可通断连接。
8.根据权利要求7所述的一种Vcm-based电容开关时序电路，其特征在于，所述Vcm-based电容开关时序电路还包括SAR逻辑电路(6)；所述SAR逻辑电路(6)的输入端与所述比较器(5)的输出端电连接，所述SAR逻辑电路(6)与第一开关组(3)以及第二开关组(4)通讯。
9.根据权利要求1所述的一种Vcm-based电容开关时序电路，其特征在于，所述i＝j＝8。
10.一种Vcm-based电容开关时序方法，其特征在于，采样时，阵列一第一电容组、阵列一第二电容组、……阵列一第j电容组以及阵列一dummy电容组中一个电容的下极板均与Vref连接，另一个均与GND连接；
...【技术特征摘要】
1.一种vcm-based电容开关时序电路，其特征在于，包括：第一电容阵列(1)、第二电容阵列(2)、第一输入端vip、第二输入端vin以及比较器(5)；
2.根据权利要求1所述的一种vcm-based电容开关时序电路，其特征在于，所述阵列一dummy电容组包括并行连接的电容cp1以及电容cp2，所述电容cp1以及电容cp2的容值均为1/2c。
3.根据权利要求1所述的一种vcm-based电容开关时序电路，其特征在于，所述阵列二dummy电容组包括并行连接的电容cn1以及电容cn2，所述电容cn1以及电容cn2的容值均为1/2c。
4.根据权利要求1所述的一种vcm-based电容开关时序电路，其特征在于，所述阵列一第i电容组包括电容cpi1以及电容cpi2，所述电容cpi1以及电容cpi2的容值均为2n-3c，其中n＝i，3≤i≤8。
5.根据权利要求1所述的一种vcm-based电容开关时序电路，其特征在于，所述阵列二第j电容组包括电容cpj1以及电容cpj2，所述电容cpj1以及电容cpj2的容值均为2n-3c，其中n＝j，3≤j≤8。
6.根据权利要求1所述的一种vcm-based电容开关时序电路，其特征在于，所述vcm-based电容开...
【专利技术属性】
技术研发人员：王斌，王蒙，高利军，王泽渊，岳红菊，李海松，李婷，杨靓，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。