System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构以及半导体器件制造技术_技高网

半导体结构以及半导体器件制造技术

技术编号:43725791 阅读:5 留言:0更新日期:2024-12-20 12:52
本申请提供了一种半导体结构以及半导体器件。该半导体结构包括:基底;外延层,位于基底上;掺杂层,位于外延层远离基底的一侧,外延层的掺杂类型与掺杂层的掺杂类型不同;源区,位于掺杂层中,源区的远离基底的表面为掺杂层的远离基底的部分表面;漏区,位于掺杂层中,且位于源区的一侧,漏区的远离基底的表面为掺杂层的远离基底的部分表面;沟槽栅结构,位于外延层和掺杂层中,位于源区和漏区之间且分别与源区和漏区接触;掺杂阱区,位于外延层和掺杂层中,且分别与沟槽栅结构的靠近基底的表面以及沟槽栅结构的部分侧面接触,掺杂阱区的掺杂类型与外延层的掺杂类型相同,掺杂阱区的掺杂浓度大于外延层的掺杂浓度。

【技术实现步骤摘要】

本申请涉及半导体,具体而言,涉及一种半导体结构以及半导体器件


技术介绍

1、当前,沟槽mosfet(metal-oxide-semiconductor field-effect transistor,金属氧化物半导体场效应晶体管)由于其导通电阻低、芯片面积小等优势成为研究热点之一。由于沟槽mosfet在传统栅氧制备过程中,其沟槽底部的氧化速率远远低于沟槽侧壁的氧化速率,导致其沟槽底部的栅氧质量较差,器件击穿特性恶化。


技术实现思路

1、本申请的主要目的在于提供一种半导体结构以及半导体器件,以至少解决现有技术中沟槽型mos器件容易击穿的问题。

2、为了实现上述目的,根据本申请的一个方面,提供了一种半导体结构,包括:基底;外延层,位于所述基底上;掺杂层,位于所述外延层远离所述基底的一侧,所述外延层的掺杂类型与所述掺杂层的掺杂类型不同;源区,位于所述掺杂层中,所述源区的远离所述基底的表面为所述掺杂层的远离所述基底的部分表面;漏区,位于所述掺杂层中,且位于所述源区的一侧,所述漏区的远离所述基底的表面为所述掺杂层的远离所述基底的部分表面;沟槽栅结构,位于所述外延层和所述掺杂层中,位于所述源区和漏区之间且分别与所述源区和所述漏区接触;掺杂阱区,位于所述外延层和所述掺杂层中,且分别与所述沟槽栅结构的靠近所述基底的表面以及所述沟槽栅结构的部分侧面接触,所述掺杂阱区的掺杂类型与所述外延层的掺杂类型相同,所述掺杂阱区的掺杂浓度大于所述外延层的掺杂浓度。

3、可选地,所述沟槽栅结构包括:栅氧层,位于所述外延层和所述掺杂层中,且分别与所述源区和所述漏区接触;屏蔽栅,位于所述栅氧层中,所述屏蔽栅的远离所述基底的表面为所述掺杂层的部分表面;控制栅,位于所述栅氧层中,所述控制栅与所述屏蔽栅间隔设置,且位于所述屏蔽栅的靠近所述基底的一侧。

4、可选地,所述屏蔽栅在所述基底上的正投影与所述控制栅在所述基底上的正投影重合。

5、可选地,所述屏蔽栅在所述基底上的正投影位于所述控制栅在所述基底上的正投影中。

6、可选地,所述控制栅和所述屏蔽栅均为矩形结构。

7、可选地,所述控制栅包括沿远离所述基底的方向接触设置的本体部和凹槽部,所述屏蔽栅的部分伸入所述凹槽部中。

8、可选地,所述控制栅在预定平面上的正投影为第一投影,所述掺杂层在所述预定平面上的正投影为第二投影,所述掺杂阱区在所述预定平面上的正投影为第三投影,所述第一投影、所述第二投影以及所述第三投影至少部分交叠,所述预定平面平行于所述半导体结构的厚度方向。

9、可选地,所述半导体结构还包括:介质层,位于所述掺杂层的表面上,且与所述沟槽栅结构接触;第一导电层,位于所述掺杂层的表面上,且与所述源区接触;第二导电层,位于所述掺杂层的表面上,且与所述漏区接触。

10、可选地,所述基底、所述外延层和所述掺杂层的材料分别包括碳化硅。

11、根据本申请的另一方面,提供了一种半导体器件,包括:任一种所述的半导体结构。

12、应用本申请的技术方案,外延层设置在基底上,与外延层的掺杂类型不同的掺杂层设置在外延层上,源区和漏区间隔设置在掺杂层中,沟槽栅结构位于外延层和掺杂层中,且与源区漏区分别接触,掺杂阱区位于外延层和掺杂层中,分别与沟槽栅结构的底面和部分侧面接触,掺杂阱区与外延层的掺杂类型相同,且掺杂阱区比外延层的掺杂浓度大。本申请通过在基底上设置导电类型不同的外延层和掺杂层,使得沟槽栅结构伸入外延层和掺杂层中,保证了器件的耐压性能较强,并且通过在沟槽栅结构的底部形成包裹沟槽栅的底面和底部拐角的掺杂阱区,可以抑制沟槽栅结构的沟槽栅底部电场集中效应,避免了沟槽型mos器件由于沟槽栅结构的底部栅氧层质量差造成的器件容易击穿的问题,保证了沟槽型mos器件的器件可靠性。并且,通过设置沟槽栅结构,拉长了半导体器件的源漏之间的电场强度,有效利用了器件的垂直空间,避免了为达到耐压而在平面上增大器件面积造成器件总体面积大幅度增加的问题。此外,掺杂阱区跨越外延层和掺杂层,且掺杂阱区的掺杂类型与外延层的掺杂类型相同,可以保证了半导体结构的正反导通功能。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述沟槽栅结构包括:

3.根据权利要求2所述的半导体结构,其特征在于,所述屏蔽栅在所述基底上的正投影与所述控制栅在所述基底上的正投影重合。

4.根据权利要求2所述的半导体结构,其特征在于,所述屏蔽栅在所述基底上的正投影位于所述控制栅在所述基底上的正投影中。

5.根据权利要求2所述的半导体结构,其特征在于,所述控制栅和所述屏蔽栅均为矩形结构。

6.根据权利要求2所述的半导体结构,其特征在于,所述控制栅包括沿远离所述基底的方向接触设置的本体部和凹槽部,所述屏蔽栅的部分伸入所述凹槽部中。

7.根据权利要求2至6中任一项所述的半导体结构,其特征在于,所述控制栅在预定平面上的正投影为第一投影,所述掺杂层在所述预定平面上的正投影为第二投影,所述掺杂阱区在所述预定平面上的正投影为第三投影,所述第一投影、所述第二投影以及所述第三投影至少部分交叠,所述预定平面平行于所述半导体结构的厚度方向。

8.根据权利要求1至6中任一项所述的半导体结构,其特征在于,所述半导体结构还包括:

9.根据权利要求1至6中任一项所述的半导体结构,其特征在于,所述基底、所述外延层和所述掺杂层的材料分别包括碳化硅。

10.一种半导体器件,其特征在于,包括:权利要求1至9中任一项所述的半导体结构。

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述沟槽栅结构包括:

3.根据权利要求2所述的半导体结构,其特征在于,所述屏蔽栅在所述基底上的正投影与所述控制栅在所述基底上的正投影重合。

4.根据权利要求2所述的半导体结构,其特征在于,所述屏蔽栅在所述基底上的正投影位于所述控制栅在所述基底上的正投影中。

5.根据权利要求2所述的半导体结构,其特征在于,所述控制栅和所述屏蔽栅均为矩形结构。

6.根据权利要求2所述的半导体结构,其特征在于,所述控制栅包括沿远离所述基底的方向接触设置的本体部和凹槽部,所述屏蔽栅的部分伸入所述凹槽部中...

【专利技术属性】
技术研发人员:刘浩文闫正坤马万里
申请(专利权)人:珠海格力电子元器件有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1