【技术实现步骤摘要】
本申请涉及计算机，尤其涉及一种多级缓存方法、设备及介质。
技术介绍
1、在现代计算机体系结构中，中央处理单元(cpu)与主存(ram)之间的性能差异日益显著。cpu以其极高的运算速度著称，能够迅速处理大量数据指令，而主存ram虽然容量大、成本低，但其访问速度相对较慢，成为制约cpu性能发挥的瓶颈之一。为了缓解这一矛盾，提高系统整体性能，缓存(cache)技术应运而生。缓存是一种位于cpu与主存之间的快速存储介质，其设计初衷是存储cpu近期或可能即将访问的数据与指令。通过减少cpu对主存的直接访问次数，缓存技术能够显著提升数据访问效率，降低cpu的等待时间，从而增强系统的整体响应速度和吞吐量。在多级缓存架构中，如何确保各级缓存之间以及缓存与主存之间数据的一致性是一个复杂的问题。当某个缓存中的数据被更新时，必须确保其他所有缓存和主存中的相应数据也同步更新，否则将引发数据不一致的问题，影响程序的正确执行。
技术实现思路
1、为了解决上述问题，本申请提出了一种多级缓存方法，包括：通过预先设置的cpu确定第一缓存和第二缓存，并通过所述第一缓存连接外部总线，以接收来自所述外部总线的数据；对所述数据对应的操作请求进行判断，其中，所述操作请求包括读操作、写操作、复位与同步；若所述操作请求为读操作或写操作，则对所述第一缓存进行查询，以确定所述第一缓存的包头存储阵列，通过所述包头存储阵列确定所述数据的命中状态，并根据所述命中状态进行对应的操作；若所述操作请求为复位与同步，则确定所述第一缓存的状态，以根
2、在一个示例中，所述操作请求为读操作，具体包括：对所述第一缓存进行查询，以确定所述第一缓存的包头存储阵列，通过所述包头存储阵列确定所述数据的命中状态，其中，所述命中状态包括命中和未命中；若所述命中状态为命中，则确定所述第一缓存与所述第二缓存之间是否为一致；若所述第一缓存与所述第二缓存之间为一致，则通过所述第一缓存进行数据读取；若所述第一缓存与所述第二缓存之间为不一致，则确定所述第一缓存的脏位标记信号，根据所述脏位标记信号进行数据读取；若所述命中状态为未命中，则对所述操作请求进行升级，以使所述操作请求达到所述第二缓存的级别，将升级后的所述操作请求发送至所述第二缓存的流水线，以通过所述第二缓存进行数据读取。
3、在一个示例中，通过所述第二缓存进行数据读取之后，所述方法还包括：通过所述第二缓存将所述操作请求进行缓存，对缓存后的所述操作请求进行数据读取，并向所述cpu发送读取信号；通过所述cpu接收所述读取信号，以根据所述读取信号获得读取的数据，以使所述cpu将读取的数据通过所述外部总线进行下发。
4、在一个示例中，所述操作请求为写操作，具体包括：对所述第一缓存进行查询，以确定所述第一缓存的包头存储阵列，通过所述包头存储阵列确定所述数据的命中状态，其中，所述命中状态包括命中和未命中；若所述命中状态为命中，则通过所述包头存储阵列进行索引，以确定对应数据进行写入；若所述命中状态为未命中，则对所述操作请求进行升级，以使所述操作请求达到所述第二缓存的级别，将升级后的所述操作请求发送至所述第二缓存的流水线，以通过所述第二缓存进行数据写入。
5、在一个示例中，所述方法还包括：通过所述第一缓存确定写入的数据，根据所述写入的数据设置脏位标记，以根据所述脏位标记对所述第二缓存的原始数据进行区分。
6、在一个示例中，根据所述第一缓存的状态对所述第一缓存与所述第二缓存进行复位和/或同步，具体包括：根据所述第一缓存的状态确定所述第一缓存是否存在脏位；若所述第一缓存存在脏位，则对所述第一缓存进行复位，并根据所述第二缓存对所述第一缓存进行同步；若所述第一缓存与不存在脏位，则对所述第一缓存和所述第二缓存进行复位。
7、在一个示例中，所述方法还包括：通过所述第一缓存接收所述数据，将所述数据转发至所述cpu，以使所述cpu根据所述数据确定对应的所述操作请求。
8、在一个示例中，所述方法还包括：通过所述第一缓存确定升级请求，将所述升级请求发送至所述cpu，以使所述cpu根据所述升级请求对所述操作请求进行升级；将升级后的所述操作请求发送至所述第二缓存，以使所述第二缓存进行对应的操作；通过所述第二缓存将操作后的数据返回所述cpu，以使所述cpu将操作后的数据转发至所述第一缓存。
9、另一方面，本申请还提出了一种多级缓存设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述一种多级缓存设备能够执行：通过预先设置的cpu确定第一缓存和第二缓存，并通过所述第一缓存连接外部总线，以接收来自所述外部总线的数据；对所述数据对应的操作请求进行判断，其中，所述操作请求包括读操作、写操作、复位与同步；若所述操作请求为读操作或写操作，则对所述第一缓存进行查询，以确定所述第一缓存的包头存储阵列，通过所述包头存储阵列确定所述数据的命中状态，并根据所述命中状态进行对应的操作；若所述操作请求为复位与同步，则确定所述第一缓存的状态，以根据所述第一缓存的状态对所述第一缓存与所述第二缓存进行复位和/或同步。
10、另一方面，本申请还提出了一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：通过预先设置的cpu确定第一缓存和第二缓存，并通过所述第一缓存连接外部总线，以接收来自所述外部总线的数据；对所述数据对应的操作请求进行判断，其中，所述操作请求包括读操作、写操作、复位与同步；若所述操作请求为读操作或写操作，则对所述第一缓存进行查询，以确定所述第一缓存的包头存储阵列，通过所述包头存储阵列确定所述数据的命中状态，并根据所述命中状态进行对应的操作；若所述操作请求为复位与同步，则确定所述第一缓存的状态，以根据所述第一缓存的状态对所述第一缓存与所述第二缓存进行复位和/或同步。
11、本申请通过精细的层级管理与操作优化，显著提升了数据处理效率与系统稳定性。本申请首先利用cpu直接控制的第一缓存作为数据交互的前哨站，快速响应读、写、复位与同步等多种操作请求，有效减轻了外部总线负担。对于读操作，通过包头存储阵列精准判断数据命中状态，并智能区分缓存间数据一致性，确保数据读取的准确性与高效性。未命中情况下，无缝升级至第二缓存处理，保证了数据访问的连续性。对于写操作同样高效，命中时直接索引写入，未命中则升级处理，减少了数据更新延迟。脏位标记机制有效区分了缓存间数据状态，为同步与复位操作提供了精确依据。复位与同步过程根据缓存状态灵活调整，既保证了数据一致性，又避免了不必要的操作开销。此外，本申请还实现了cpu与缓存间的高效协作，cpu可根据数据动态调整操作请求，并通过第一缓存及时反馈处理结果，增强了系统的整体响应能力。整个流程设计紧凑，逻辑清晰，不仅提升了数据处理速度，还增强了系统的灵活性与可维护性。...
【技术保护点】
1.一种多级缓存方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述操作请求为读操作，具体包括：
3.根据权利要求2所述的方法，其特征在于，通过所述第二缓存进行数据读取之后，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述操作请求为写操作，具体包括：
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
6.根据权利要求1所述的方法，其特征在于，根据所述第一缓存的状态对所述第一缓存与所述第二缓存进行复位和/或同步，具体包括：
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
9.一种多级缓存设备，其特征在于，包括：
10.一种非易失性计算机存储介质，存储有计算机可执行指令，其特征在于，所述计算机可执行指令设置为：
【技术特征摘要】
1.一种多级缓存方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述操作请求为读操作，具体包括：
3.根据权利要求2所述的方法，其特征在于，通过所述第二缓存进行数据读取之后，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述操作请求为写操作，具体包括：
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
6.根据权利...
【专利技术属性】
技术研发人员：李炳坤，魏朝飞，魏子重，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。