【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种利用选择性外延集成bcd和sgt器件的制造方法。
技术介绍
1、请参阅图1，ipd是intelligent power device的缩写，是指内置保护电路，可吸收感性负载等的能量的高性能半导体电源开关，也称为智能开关(smart switch)、高边/低边开关(hi-side/lo-side switch)等，随着软件化、自动驾驶、功能安全的兴起，高边开关正在快速替换没有软件配置功能，可靠性低，没有诊断功能的保险丝。
2、bcd工艺可以在单个芯片上完成模拟和数字信号的控制，以及高功率电源的处理。而sgt器件因其极低的寄生电阻，高温可靠性以及饱和区工作可靠性，可以满足车载智能高边开关对mosfet较高的性能需求。然而，这两种器件对衬底的需求存在矛盾，使得这两种器件的单芯片集成成为技术难题。
3、目前，业界通常是在两个芯片上分别制造bcd和sgt器件，再通过后续封装将二者整合在一起。bcd和sgt之间通过bonding wire(键合线)连接，寄生rs(电阻)和rc(电容)较大，两者间的性能匹配度不高。这种方法不仅增加了制造成本，而且限制了芯片性能的进一步提升。
4、业界也有部分制造工艺可以实现在单一芯片上同时制造bcd和sgt器件，但是这些工艺由于无法解决bcd和sgt器件对衬底掺杂类型和浓度的不同需求，需要牺牲寄生电阻和击穿电压等性能参数，无法充分发掘这两种器件的性能潜力。
5、为解决上述问题，需要提出一种新型的利用选择性外延集成bcd和sgt
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种利用选择性外延集成bcd和sgt器件的制造方法，用于解决现有技术中bcd和sgt器件对衬底掺杂类型和浓度的不同需求，需要牺牲寄生电阻和击穿电压等性能参数，无法充分发掘这两种器件的性能潜力的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种利用选择性外延集成bcd和sgt器件的制造方法,包括：
3、步骤一、提供第一导电类型的高掺杂的衬底，所述衬底上包括bcd器件的形成区以及sgt器件的形成区，在所述衬底上形成硬掩模层，刻蚀bcd器件形成区上的所述衬底形成凹槽，在裸露的所述衬底上形成氧化层，刻蚀去除所述凹槽底部上的氧化层，形成填充所述凹槽的为第二导电类型的低掺杂的外延层，研磨所述外延层和所述硬掩模层至所述衬底上；
4、步骤二、在sgt器件的形成区上的所述衬底上形成sgt器件的部分结构，其包括：
5、形成于所述外延层上的第一沟槽以及位于所述第一沟槽侧方处的第二沟槽；
6、在所述第一、二沟槽中形成第一电介质层和第一栅极多晶硅层，其中所述第一电介质层和所述第一栅极多晶硅层位于所述第一沟槽的下端、以及位于所述第二沟槽中；
7、隔离介质层，其形成在所述第一中的所述第一栅极多晶硅层上；
8、第二电介质层，其形成在第一沟槽中以及所述外延层上；
9、填充剩余所述第一沟槽的第二栅极多晶硅层；
10、步骤三、形成浅沟槽隔离结构以定义出bcd器件的有源区；
11、步骤四、利用离子注入形成sgt器件的第一阱，所述第一阱为第二导电类型；
12、利用离子注入形成bcd器件的阱区和漂移区；
13、步骤五、形成bcd器件的栅极结构，利用离子注入形成bcd器件和sgt器件的重掺杂区；
14、步骤六、在所述衬底正面形成引出bcd器件和sgt器件的金属互连结构；在所述衬底背面形成金属层作为sgt器件的漏端。
15、优选地，步骤一中的所述硬掩模层的材料为二氧化硅。
16、优选地，步骤一中利用热氧化的方法形成所述氧化层。
17、优选地，步骤一中的所述研磨的方法为化学机械平坦化研磨。
18、优选地，步骤二中的所述形成sgt器件的部分结构的方法包括：在所述第一、二沟槽中形成所述第一电介质层和所述第一栅极多晶硅层，其中所述第一电介质层和所述第一栅极多晶硅层位于所述第一沟槽的下端、以及位于所述第二沟槽中；形成填充剩余所述第一沟槽的所述隔离介质层，研磨所述隔离介质层至所述外延层上，刻蚀所述第一沟槽中的所述隔离介质层使其部分保留在其中的所述第一栅极多晶硅层上；在所述外延层上和所述第一沟槽中形成第二电介质层，之后形成填充剩余所述第一沟槽的所述第二栅极多晶硅层。
19、优选地，步骤三中的所述bcd器件包括mos器件、双极型器件、ldmos器件的至少一种。
20、优选地，步骤三中的所述bcd器件包括cmos器件和ldmos器件。
21、优选地，步骤四中的所述利用离子注入形成bcd器件的阱区和漂移区的方法包括：利用离子注入形成ldmos器件的体区、漂移区，所述体区为第一导电类型，所述漂移区为第二导电类型；以及形成cmos器件的第二阱，所述第二阱为第一导电类型。
22、优选地，步骤四中还包括形成隔离环结构，其用于隔离sgt器件和bcd器件以及bcd内部器件的隔离。
23、优选地，步骤五中的所述栅极结构包括：栅极介电层以及位于所述栅极介电层上的栅极多晶硅层；所述栅极介电层和所述栅极多晶硅层的侧壁形成有侧墙。
24、优选地，步骤五中的所述bcd器件的栅极结构包括ldmos器件的第一栅极结构和cmos器件的第二栅极结构，所述第一栅极结构的一端延伸至所述体区上，其另一端延伸至相邻所述漂移区上的所述浅沟槽隔离上，所述第二栅极结构位于所述第三阱上。
25、优选地，步骤五中的所述利用离子注入形成bcd器件和sgt器件的重掺杂区的方法包括：形成位于所述体区、所述漂移区以及所述第一、二阱上的重掺杂区；所述的第一阱上的所述重掺杂区作为sgt器件的源端；所述漂移区上的所述重掺杂区作为ldmos器件的漏端，所述体区上的所述重掺杂区作为ldmos器件的源端；所述第二阱上的重掺杂区作为cmos器件的源、漏端。
26、优选地，步骤五中还包括在所述体区和所述第二阱上形成衬底引出区的步骤。
27、优选地，步骤六中在所述衬底背面形成金属层之前还包括对所述衬底的背面进行减薄。
28、优选地，步骤六中利用化学机械平坦化研磨的方法减薄所述衬底。
29、优选地，所述第一导电类型为n型，所述第二导电类型为p型。
30、优选地，所述第一导电类型为p型，所述第二导电类型为n型。
31、如上所述，本专利技术的利用选择性外延集成bcd和sgt器件的制造方法，具有以下有益效果：
32、本专利技术整合bcd和sgt工艺，能够实现单芯片集成，降低制造成本，提高产品竞争力。
本文档来自技高网...【技术保护点】
1.一种利用选择性外延集成BCD和SGT器件的制造方法，其特征在于，至少包括：
2.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤一中的所述硬掩模层的材料为二氧化硅。
3.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤一中利用热氧化的方法形成所述氧化层。
4.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤一中的所述研磨的方法为化学机械平坦化研磨。
5.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤二中的所述形成SGT器件的部分结构的方法包括：在所述第一、二沟槽中形成所述第一电介质层和所述第一栅极多晶硅层，其中所述第一电介质层和所述第一栅极多晶硅层位于所述第一沟槽的下端、以及位于所述第二沟槽中；形成填充剩余所述第一沟槽的所述隔离介质层，研磨所述隔离介质层至所述外延层上，刻蚀所述第一沟槽中的所述隔离介质层使其部分保留在其中的所述第一栅极多晶硅层上；在所述外延层上和所述第一沟槽中形成第二电
6.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤三中的所述BCD器件包括MOS器件、双极型器件、LDMOS器件的至少一种。
7.根据权利要求6所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤三中的所述BCD器件包括CMOS器件和LDMOS器件。
8.根据权利要求7所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤四中的所述利用离子注入形成BCD器件的阱区和漂移区的方法包括：利用离子注入形成LDMOS器件的体区、漂移区，所述体区为第一导电类型，所述漂移区为第二导电类型；以及形成CMOS器件的第二阱，所述第二阱为第一导电类型。
9.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤四中还包括形成隔离环结构，其用于隔离SGT器件和BCD器件以及BCD内部器件的隔离。
10.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤五中的所述栅极结构包括：栅极介电层以及位于所述栅极介电层上的栅极多晶硅层；
11.根据权利要求7所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤五中的所述BCD器件的栅极结构包括LDMOS器件的第一栅极结构和CMOS器件的第二栅极结构，所述第一栅极结构的一端延伸至所述体区上，其另一端延伸至相邻所述漂移区上的所述浅沟槽隔离上，所述第二栅极结构位于所述第三阱上。
12.根据权利要求8所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤五中的所述利用离子注入形成BCD器件和SGT器件的重掺杂区的方法包括：形成位于所述体区、所述漂移区以及所述第一、二阱上的重掺杂区；所述的第一阱上的所述重掺杂区作为SGT器件的源端；所述漂移区上的所述重掺杂区作为LDMOS器件的漏端，所述体区上的所述重掺杂区作为LDMOS器件的源端；所述第二阱上的重掺杂区作为CMOS器件的源、漏端。
13.根据权利要求8所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤五中还包括在所述体区和所述第二阱上形成衬底引出区的步骤。
14.根据权利要求1所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤六中在所述衬底背面形成金属层之前还包括对所述衬底的背面进行减薄。
15.根据权利要求14所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：步骤六中利用化学机械平坦化研磨的方法减薄所述衬底。
16.根据权利要求1至15任一项所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
17.根据权利要求1至15任一项所述的利用选择性外延集成BCD和SGT器件的制造方法，其特征在于：所述第一导电类型为P型，所述第二导电类型为N型。
...【技术特征摘要】
1.一种利用选择性外延集成bcd和sgt器件的制造方法，其特征在于，至少包括：
2.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤一中的所述硬掩模层的材料为二氧化硅。
3.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤一中利用热氧化的方法形成所述氧化层。
4.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤一中的所述研磨的方法为化学机械平坦化研磨。
5.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤二中的所述形成sgt器件的部分结构的方法包括：在所述第一、二沟槽中形成所述第一电介质层和所述第一栅极多晶硅层，其中所述第一电介质层和所述第一栅极多晶硅层位于所述第一沟槽的下端、以及位于所述第二沟槽中；形成填充剩余所述第一沟槽的所述隔离介质层，研磨所述隔离介质层至所述外延层上，刻蚀所述第一沟槽中的所述隔离介质层使其部分保留在其中的所述第一栅极多晶硅层上；在所述外延层上和所述第一沟槽中形成第二电介质层，之后形成填充剩余所述第一沟槽的所述第二栅极多晶硅层。
6.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤三中的所述bcd器件包括mos器件、双极型器件、ldmos器件的至少一种。
7.根据权利要求6所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤三中的所述bcd器件包括cmos器件和ldmos器件。
8.根据权利要求7所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤四中的所述利用离子注入形成bcd器件的阱区和漂移区的方法包括：利用离子注入形成ldmos器件的体区、漂移区，所述体区为第一导电类型，所述漂移区为第二导电类型；以及形成cmos器件的第二阱，所述第二阱为第一导电类型。
9.根据权利要求1所述的利用选择性外延集成bcd和sgt器件的制造方法，其特征在于：步骤四中还包...
【专利技术属性】
技术研发人员：陈华伦，陈晨，何兴月，张晗，王晓东，王黎，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。