【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应，且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。
2、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，由于工艺和设备的复杂性不断增加，cmos的扩展速度已经放缓，开发新的特征以继续cmos的扩展变得越来越重要。
技术实现思路
1、本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的工作性能。
2、为解决上述问题，本专利技术实施例提供了一种半导体结构，包括：衬底；沟道结构，凸立于衬底；栅极结构，横跨沟道结构，栅极结构覆盖沟道结构的顶部和侧壁；源漏掺杂层，位于栅极结构两侧的沟道结构中，并与沟道结构端部相接触，源漏掺杂层与其底部的沟道结构之间具有间隙。
3、可选的，半导体结构还包括：生长抑制层，位于源漏掺杂层底部的沟道结构顶部，生长抑制层与源漏掺杂层底部围成间隙。
4、可选的，源漏掺杂层底部的沟道结构呈下凹形貌，生长抑制层位于下凹形貌处。
5、可选的，下凹形貌为弧形形貌。
6、可选的，
7、可选的，生长抑制层为离子掺杂层，且离子掺杂层由掺杂有离子的沟道结构提供。
8、可选的，离子掺杂层的掺杂离子包括碳离子、氢离子、硼离子或氟离子。
9、可选的，间隙的顶部与底部之间的距离为1纳米至10纳米。
10、可选的，半导体结构还包括：隔离层，位于衬底上，并覆盖部分厚度的沟道结构侧壁；源漏掺杂层底部的沟道结构顶面低于隔离层顶面。
11、相应的，本专利技术实施例还提供了一种半导体结构的形成方法，包括：提供衬底，衬底上形成有凸立于衬底的沟道结构，衬底上还形成有横跨沟道结构的栅极结构，栅极结构覆盖沟道结构的顶部和侧壁；去除栅极结构两侧的部分沟道结构，形成沟槽；在沟槽中形成源漏掺杂层，源漏掺杂层与沟道结构端部相接触，并与其底部的沟道结构之间具有间隙。
12、可选的，形成沟槽之后，形成源漏掺杂层之前，形成方法还包括：在沟槽底部形成生长抑制层；形成源漏掺杂层的步骤中，生长抑制层与源漏掺杂层底部围成间隙。
13、可选的，去除栅极结构两侧的部分沟道结构，形成沟槽的步骤中，沟槽底部的沟道结构呈下凹形貌；形成源漏掺杂层的步骤中，下凹形貌与源漏掺杂层底部围成间隙。
14、可选的，在沟槽底部形成生长抑制层的步骤包括：对沟槽底部的沟道结构进行离子注入处理，形成离子掺杂层，离子掺杂层用于作为生长抑制层。
15、可选的，对沟槽底部的沟道结构进行离子注入处理的步骤中，离子注入处理注入的离子包括碳离子、氢离子、硼离子或氟离子。
16、可选的，对沟槽底部的沟道结构进行离子注入处理的步骤中，离子注入处理的注入剂量为1e12 atoms/cm2至1e20 atoms/cm2，注入能量为1kev-10kev。
17、可选的，对沟槽底部的沟道结构进行离子注入处理的步骤中，离子注入处理的注入深度为5埃至20埃。
18、可选的，对沟槽底部的沟道结构进行离子注入处理的步骤中，离子注入处理的注入角度与衬底表面垂线方向的夹角为0°至5°。
19、可选的，在沟槽中形成源漏掺杂层的步骤中，间隙的顶部与底部之间的距离为1纳米至10纳米。
20、可选的，提供衬底的步骤中，衬底上还形成有隔离层，隔离层覆盖部分厚度的沟道结构侧壁；去除栅极结构两侧的部分沟道结构，形成沟槽的步骤中，沟槽底部低于隔离层顶面。
21、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
22、本专利技术实施例提供的半导体结构中，源漏掺杂层位于栅极结构两侧的沟道结构中，并与沟道结构端部相接触，源漏掺杂层与其底部的沟道结构之间具有间隙；空气的介电常数较小，则在源漏掺杂层与其底部的沟道结构之间具有间隙，有利于减小源漏掺杂层与底部的沟道结构之间的电容，从而有利于提高半导体结构的工作性能。
23、本专利技术实施例提供的形成方法中，在沟槽中形成源漏掺杂层，源漏掺杂层与沟道结构端部相接触，并与其底部的沟道结构之间具有间隙；空气的介电常数较小，则在源漏掺杂层与其底部的沟道结构之间具有间隙，有利于减小源漏掺杂层与底部的沟道结构之间的电容，从而有利于提高半导体结构的工作性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：生长抑制层，位于所述源漏掺杂层底部的沟道结构顶部，所述生长抑制层与所述源漏掺杂层底部围成所述间隙。
3.如权利要求2所述的半导体结构，其特征在于，所述源漏掺杂层底部的沟道结构呈下凹形貌，所述生长抑制层位于所述下凹形貌处。
4.如权利要求3所述的半导体结构，其特征在于，所述下凹形貌为弧形形貌。
5.如权利要求2所述的半导体结构，其特征在于，所述生长抑制层的厚度为5埃至20埃。
6.如权利要求2所述的半导体结构，其特征在于，所述生长抑制层为离子掺杂层，且所述离子掺杂层由掺杂有离子的沟道结构提供。
7.如权利要求6所述的半导体结构，其特征在于，所述离子掺杂层的掺杂离子包括碳离子、氢离子、硼离子或氟离子。
8.如权利要求1所述的半导体结构，其特征在于，所述间隙的顶部与底部之间的距离为1纳米至10纳米。
9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：隔离层，位于所述衬
10.一种半导体结构的形成方法，其特征在于，包括：
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，形成所述源漏掺杂层之前，所述形成方法还包括：在所述沟槽底部形成生长抑制层；
12.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述栅极结构两侧的部分沟道结构，形成沟槽的步骤中，所述沟槽底部的沟道结构呈下凹形貌；
13.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述沟槽底部形成生长抑制层的步骤包括：对所述沟槽底部的沟道结构进行离子注入处理，形成离子掺杂层，所述离子掺杂层用于作为所述生长抑制层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述沟槽底部的沟道结构进行离子注入处理的步骤中，所述离子注入处理注入的离子包括碳离子、氢离子、硼离子或氟离子。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述沟槽底部的沟道结构进行离子注入处理的步骤中，所述离子注入处理的注入剂量为1e12 atoms/cm2至1e20atoms/cm2，注入能量为1keV-10keV。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述沟槽底部的沟道结构进行离子注入处理的步骤中，所述离子注入处理的注入深度为5埃至20埃。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述沟槽底部的沟道结构进行离子注入处理的步骤中，所述离子注入处理的注入角度与所述衬底表面垂线方向的夹角为0°至5°。
18.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述沟槽中形成源漏掺杂层的步骤中，所述间隙的顶部与底部之间的距离为1纳米至10纳米。
19.如权利要求10所述的半导体结构的形成方法，其特征在于，所述提供衬底的步骤中，所述衬底上还形成有隔离层，所述隔离层覆盖部分厚度的所述沟道结构侧壁；
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：生长抑制层，位于所述源漏掺杂层底部的沟道结构顶部，所述生长抑制层与所述源漏掺杂层底部围成所述间隙。
3.如权利要求2所述的半导体结构，其特征在于，所述源漏掺杂层底部的沟道结构呈下凹形貌，所述生长抑制层位于所述下凹形貌处。
4.如权利要求3所述的半导体结构，其特征在于，所述下凹形貌为弧形形貌。
5.如权利要求2所述的半导体结构，其特征在于，所述生长抑制层的厚度为5埃至20埃。
6.如权利要求2所述的半导体结构，其特征在于，所述生长抑制层为离子掺杂层，且所述离子掺杂层由掺杂有离子的沟道结构提供。
7.如权利要求6所述的半导体结构，其特征在于，所述离子掺杂层的掺杂离子包括碳离子、氢离子、硼离子或氟离子。
8.如权利要求1所述的半导体结构，其特征在于，所述间隙的顶部与底部之间的距离为1纳米至10纳米。
9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：隔离层，位于所述衬底上，并覆盖部分厚度的所述沟道结构侧壁；
10.一种半导体结构的形成方法，其特征在于，包括：
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，形成所述源漏掺杂层之前，所述形成方法还包括：在所述沟槽底部形成生长抑制层；
12.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述栅极结构两侧的部分沟道结构，...
【专利技术属性】
技术研发人员：涂武涛，俞涛，宁倩玉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。