【技术实现步骤摘要】
本专利技术涉及微电子技术和集成电路领域。
技术介绍
1、集成电路产业自上世纪50年代开始飞速发展，依据摩尔定律[1]，芯片上的原件数每半年(1975年后改为每18个月)就增加一倍，半导体的性能和容量都将呈现指数型增长[2]。摩尔定律的基础是集成电路的按比例缩小，但是根据ie ee国际路线图组织(international roadmap for devices and systems，irds)预测，集成电路的沟道长度lch不能突破(小于)12nm[3]，摩尔定律将面临无法前进的困境。
2、在本专利技术之前的hvtfet(异质结垂直沟道场效应晶体管)和新型纳米墙n wafet结构[4-6]，采用纵向设计方案，极大提高了器件的集成度，并通过沟道区重掺杂漂移区轻掺杂的组合结构抑制dibl效应。hvt以及nwafet结构通过采用沟道重掺杂的方式，实现了lch进一步的下降。其比现有的finfet[7]、gaa[8]等具有更短沟道长度lch，且集成度更高。
3、本文提出的一种新型纳米墙(nwafet)ic基本结构，是在延续hvtfet和nwafet理论基础上，通过结合全耗尽原理，对传统nwafet结构进行的优化。通过在远离沟道表面的内部嵌入一个绝缘部分(此处示意为二氧化硅)，以断绝漏电流的途径。更加有效的抑制了dibl效应，并减小了漏电流。
4、参考文献
5、[1].moore g.e.cramming more components onto integrated circuits[j].
6、[2].thompson s,packan p,bohr m.mos scaling:transistor challenges forth e 21st century.intel technology journal,1998；pp 1-18.
7、[3].https://semiwiki.com/events/306532-ibm-at-iedm/
8、[4].廖永波,李平,唐瑞枫,等.一种新型数字门集成电路的结构[p].中国，专利技术专利，申请号：cn111048579.1.2020.
9、[5].李平，唐瑞枫，廖永波等.一种新型dram结构及实现方法[p].中国，专利技术专利，申请号：cn202110252584.1.2021.
10、[6].廖永波，刘金铭，李平等.一种高集成度纳米墙集成电路结构[p].中国，专利技术专利，申请号：cn202210413345.4.2022.
11、[7].chenming hu,lee w c,kedzierski j,et al.finfet-a self-aligned double-gatemosfet scalable to 20nm[j].ieee transactions on electron devi ces,2000,47(12):2320-2325.
12、[8].j.p.colinge,m.h.gao,a.romano,h.maes,c.claeys.silicon-on-insulator“gate-all-around”mos device[c].1990ieee sos/soi technology conference.proceedings.key west,fl,usa:ieee,1990:137-138.
技术实现思路
本文档来自技高网...【技术保护点】
1.一种新型纳米墙(NWaFET)IC基本结构，其特征在于，该器件结构是在NWaFET基本结构的基础上，中间嵌入了二氧化硅绝缘部分。如图1立体图，2剖视图所示：其中区域(108，116，117)是重掺杂源区N+,区域(110，122，140)是轻掺杂漏区N-，区域(109，120，119)是重掺杂沟道区P+,区域(111，123)是重掺杂漏区N+，区域(102，121)是内嵌其中的二氧化硅绝缘部分，从源极(108，116，117)表面到轻掺杂漏极(110，122)处，具体嵌入轻掺杂漏极(140，122，110)处深度可调。侧面是紧贴硅区域的栅氧化层区域(101，104，103，115，118)，再外面一层是栅极材料(105，106，107，113，114)。
2.如权利要求1所述的一种新型纳米墙(NWaFET)IC基本结构，其特征在于，NMOS的P型沟道半导体区(109，120，119)的厚度小于12nm。
3.如权利要求1所述的一种内嵌二氧化硅的NWaFET结构，NMOS的P型沟道半导体区(109，120，119)的掺杂浓度比N-漏极区域(110，122
4.如权利要求1所述的一种新型纳米墙(NWaFET)IC基本结构，其特征在于，所有层的厚度范围在1nm-100nm之间，掺杂浓度的范围为1e14cm-3-1e20cm-3。
5.如权利要求1所述的一种新型纳米墙(NWaFET)IC基本结构，重掺杂漏区(111，123)、半导体衬底或阱(112)为单晶硅时，所述轻掺杂漏区(110，122，140)为窄禁带赝晶半导体材料(如SiGe赝晶)，所述重掺杂源区(102,202)为单晶Si或窄禁带单晶半导体材料,重掺杂源区(111，123)为多晶Ge、多晶SiGe、多晶TWS(碲镉汞)、多晶InP、多晶InSb等窄禁带半导体多晶材料，或上述材料的组合；当沟道半导体区(109，120，119)、重掺杂漏区(108，116，117)、半导体衬底或阱(112)为宽禁带单晶半导体材料(如SiC单晶或GaN单晶)时，所述轻掺杂漏区(110，122，140)为赝晶Si半导体材料，所述重掺杂源区(106，116，117)为单晶Si半导体材料,栅极(105，106，107，113，114)由重掺杂多晶或耐熔金属硅化物或耐熔金属或它们的组合体构成。
6.如权利要求1所述的一种新型纳米墙(NWaFET)IC基本结构，其特征在于，所述栅极(105，106，107，113，114)设置于半导体区的一个侧面的全部区域(138)、或半导体区的一个侧面的局部区域(138)；进一步的，所述栅电极(113,114)设置于半导体区的两个侧面的全部区域(126)、或半导体区的一个侧面的全部区域及另一个侧面的局部区域(126)；进一步的，所述栅电极(113,114)设置于半导体区的三个侧面全部区域(129，130)的、或半导体区的两个侧面的全部区域及与另一个侧面的局部区域(129，130)；进一步的，所述栅极(105，106，107，113，114)设置于半导体区的四个侧面的全部区域(132，134)、或半导体区的三个侧面的全部区域及最后一个侧面的局部区域(132，134)。
...【技术特征摘要】
1.一种新型纳米墙(nwafet)ic基本结构，其特征在于，该器件结构是在nwafet基本结构的基础上，中间嵌入了二氧化硅绝缘部分。如图1立体图，2剖视图所示：其中区域(108，116，117)是重掺杂源区n+,区域(110，122，140)是轻掺杂漏区n-，区域(109，120，119)是重掺杂沟道区p+,区域(111，123)是重掺杂漏区n+，区域(102，121)是内嵌其中的二氧化硅绝缘部分，从源极(108，116，117)表面到轻掺杂漏极(110，122)处，具体嵌入轻掺杂漏极(140，122，110)处深度可调。侧面是紧贴硅区域的栅氧化层区域(101，104，103，115，118)，再外面一层是栅极材料(105，106，107，113，114)。
2.如权利要求1所述的一种新型纳米墙(nwafet)ic基本结构，其特征在于，nmos的p型沟道半导体区(109，120，119)的厚度小于12nm。
3.如权利要求1所述的一种内嵌二氧化硅的nwafet结构，nmos的p型沟道半导体区(109，120，119)的掺杂浓度比n-漏极区域(110，122，140)高1个数量级以上。
4.如权利要求1所述的一种新型纳米墙(nwafet)ic基本结构，其特征在于，所有层的厚度范围在1nm-100nm之间，掺杂浓度的范围为1e14cm-3-1e20cm-3。
5.如权利要求1所述的一种新型纳米墙(nwafet)ic基本结构，重掺杂漏区(111，123)、半导体衬底或阱(112)为单晶硅时，所述轻掺杂漏区(110，12...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。