【技术实现步骤摘要】
本申请涉及集成电路的领域，更具体地，涉及具有可调死区时间的驱动电路。
技术介绍
1、金属-氧化物半导体场效应晶体管(mosfet)由于其低导通电阻和高开关速度而常用于buck电路中来替代二极管，以提高buck电路的效率和开关速度。通常，对于驱动电路，高压侧mosfet和低压侧mosfet组成半桥电路，而使用mosfet代替二极管，对buck电路的驱动被转化为对半桥电路的驱动。一个半桥电路可以驱动buck电路，两个半桥电路可以组成h桥电路以控制dc电刷电机，并且三个半桥电路可以组成用于三相dc无刷电机的控制电路以控制三相电机。因此，驱动半桥电路是驱动buck电路或驱动电机的先决条件。
2、现有的解决方案通常是将半桥驱动电路设计成集成芯片的形式，而集成式的半桥驱动方案往往是高度专用的，高压侧和低压侧的驱动死区时间无法通过硬件来调节。此外，通常每个半桥驱动需要两个pwm控制，在实际使用中会占用较多的硬件资源。
技术实现思路
1、本申请实施例提供了一种驱动电路，包括：输入级，被配置用于为驱动电路提供控制信号；延迟级，耦合到输入级并被配置用于对输入级提供的控制信号施加延迟以生成延迟控制信号；第一输出级，耦合到输入级和延迟级，被配置用于响应于控制信号变成高电平而立即输出第一电平，并且被配置用于响应于控制信号变成低电平而基于延迟控制信号延迟输出第一电平；以及第二输出级，耦合到输入级和延迟级，被配置用于响应于控制信号变成高电平而基于延迟控制信号延迟输出第二电平，并且被配置用于响应于控制
2、本申请实施例提供了一种用于控制电路的方法，包括：接收控制信号；对控制信号施加延迟以生成延迟控制信号；响应于控制信号变成高电平而立即输出第一电平，并且响应于控制信号变成低电平而基于延迟控制信号延迟输出第一电平；以及响应于控制信号变成高电平而基于延迟控制信号延迟输出第二电平，并且响应于控制信号变成低电平而立即输出第二电平。
本文档来自技高网...【技术保护点】
1.一种驱动电路，包括：
2.根据权利要求1所述的驱动电路，其中，所述第一电平为高电平和低电平中的一者，并且其中，所述第二电平为高电平和低电平中的一者。
3.根据权利要求1所述的驱动电路，其中，所述输入级包括：输入模块，被配置用于提供所述控制信号。
4.根据权利要求1所述的驱动电路，其中，所述延迟级包括延迟模块和开关电路，所述延迟模块的输入端被配置用作所述延迟级的输入端，所述延迟模块的输出端耦合到所述开关电路的输入端。
5.根据权利要求4所述的驱动电路，其中，所述延迟模块包括第一电阻和第一电容，所述第一电阻的第一端耦合到所述输入级的输出端，所述第一电阻的第二端耦合到所述第一电容的第一端，所述第一电容的第二端接地。
6.根据权利要求5所述的驱动电路，其中，所述开关电路包括第二电阻、第三电阻和第一晶体管，所述第二电阻的第一端耦合到所述第一电阻的第二端和所述第一电容的第一端并耦合到所述第一晶体管的源极，所述第二电阻的第二端耦合到所述第三电阻的第一端和所述第一晶体管的栅极，所述第三电阻的第二端接地。
7.根据权利要求
8.根据权利要求5所述的驱动电路，其中，所述第一输出级包括第一逻辑电路，所述第一逻辑电路的第一输入端被配置用作所述第一输出级的第一输入端，并且所述第一逻辑电路的第二输入端被配置用作所述第一输出级的第二输入端。
9.根据权利要求8所述的驱动电路，其中，所述第一逻辑电路包括第一二极管、第二二极管、第四电阻、第五电阻、第二晶体管和第六电阻，所述第一二极管的正极耦合到所述输入级的输出端，所述第二二极管的正极耦合到所述第一电阻的第二端，所述第四电阻的第一端耦合到所述第一二极管的负极和所述第二二极管的负极，所述第四电阻的第二端耦合到所述第五电阻的第一端和所述第二晶体管的基极，所述第五电阻的第二端耦合到所述第二晶体管的发射极并接地，所述第二晶体管的集电极耦合到所述第六电阻的第一端，所述第六电阻的第二端耦合到电源电压。
10.根据权利要求8所述的驱动电路，其中，所述第一输出级还包括第一放大电路和第一输出模块，所述第一放大电路的输入端耦合到所述第一逻辑电路的输出端，并且所述第一输出模块的输入端耦合到所述第一放大电路的输出端。
11.根据权利要求10所述的驱动电路，其中，所述第一输出模块被配置用于输出所述第一电平。
12.根据权利要求4所述的驱动电路，其中，所述第二输出级的第一输入端耦合到所述输入级的输出端，并且所述第二输出级的第二输入端耦合到所述开关电路的输出端。
13.根据权利要求6所述的驱动电路，其中，所述第二输出级包括第二逻辑电路，所述第二逻辑电路的第一输入端被配置用作所述第二输出级的第一输入端，并且所述第二逻辑电路的第二输入端被用作所述第二输出级的第二输入端。
14.根据权利要求13所述的驱动电路，其中，所述第二逻辑电路包括第三二极管、第三晶体管、第四晶体管和第七电阻，所述第三二极管的正极耦合到所述输入级的输出端，所述第三二极管的负极耦合到所述第三晶体管的基极，所述第三晶体管的发射极耦合到所述第四晶体管的集电极，所述第四晶体管的基极耦合到所述第一晶体管的漏极，所述第四晶体管的发射极耦合到所述第七电阻的第一端，所述第七电阻的第二端接地。
15.根据权利要求13所述的驱动电路，其中，所述第二输出级还包括第二放大电路和第二输出模块，所述第二放大电路的输入端耦合到第二逻辑电路的输出端，并且所述第二输出模块的输入端耦合到所述第二放大电路的输出端。
16.根据权利要求15所述的驱动电路，其中，所述第二输出模块被配置用于输出所述第二电平。
17.一种用于控制电路的方法，包括：
18.根据权利要求17所述的方法，其中，所述第一电平为高电平和低电平中的一者，并且其中，所述第二电平为高电平和低电平中的一者。
...【技术特征摘要】
1.一种驱动电路，包括：
2.根据权利要求1所述的驱动电路，其中，所述第一电平为高电平和低电平中的一者，并且其中，所述第二电平为高电平和低电平中的一者。
3.根据权利要求1所述的驱动电路，其中，所述输入级包括：输入模块，被配置用于提供所述控制信号。
4.根据权利要求1所述的驱动电路，其中，所述延迟级包括延迟模块和开关电路，所述延迟模块的输入端被配置用作所述延迟级的输入端，所述延迟模块的输出端耦合到所述开关电路的输入端。
5.根据权利要求4所述的驱动电路，其中，所述延迟模块包括第一电阻和第一电容，所述第一电阻的第一端耦合到所述输入级的输出端，所述第一电阻的第二端耦合到所述第一电容的第一端，所述第一电容的第二端接地。
6.根据权利要求5所述的驱动电路，其中，所述开关电路包括第二电阻、第三电阻和第一晶体管，所述第二电阻的第一端耦合到所述第一电阻的第二端和所述第一电容的第一端并耦合到所述第一晶体管的源极，所述第二电阻的第二端耦合到所述第三电阻的第一端和所述第一晶体管的栅极，所述第三电阻的第二端接地。
7.根据权利要求4所述的驱动电路，其中，所述第一输出级的第一输入端耦合到所述输入级的输出端，并且所述第一输出级的第二输入端耦合到所述延迟模块的输出端。
8.根据权利要求5所述的驱动电路，其中，所述第一输出级包括第一逻辑电路，所述第一逻辑电路的第一输入端被配置用作所述第一输出级的第一输入端，并且所述第一逻辑电路的第二输入端被配置用作所述第一输出级的第二输入端。
9.根据权利要求8所述的驱动电路，其中，所述第一逻辑电路包括第一二极管、第二二极管、第四电阻、第五电阻、第二晶体管和第六电阻，所述第一二极管的正极耦合到所述输入级的输出端，所述第二二极管的正极耦合到所述第一电阻的第二端，所述第四电阻的第一端耦合到所述第一二极管的负极和所述第二二极管的负极，所述第四电阻的第二端耦合到所述第五电阻的第一端和所述第二晶体管的基极，所述第五电阻的第...
【专利技术属性】
技术研发人员：吴超，张晓亮，
申请(专利权)人：舍弗勒技术股份两合公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。