【技术实现步骤摘要】
本申请涉及芯片验证，具体而言，涉及一种soc级访存验证系统及方法、存储控制器初始化方法。
技术介绍
1、随着集成电路技术的快速发展，集成电路规模越来越大，成本也越来越高，一次流片的代价很大，为了在有限的时间内对设计进行充分验证，仿真加速验证越发重要。
2、处理器芯片设计中，内存的存储控制器是最重要的模块,所有程序的运行都是在内存中进行的，其作用是存放cpu中的运算数据，以及与硬盘等外部存储设备交换的数据，因此为了确保充分地验证，需要对cpu核访存及外设访存进行充分验证。例如会进行soc(system-on-chip，片上系统)级访存验证。
3、而随着集成电路规模越来越大，soc级访存验证规模也逐步增大和复杂化，这就导致在simulation仿真模拟器验证时存储控制器的初始化需要几个小时甚至一天或几天的时间。而存储控制器的初始化时间过长将严重影响soc的验证效率。
技术实现思路
1、本申请实施例的目的在于提供一种soc级访存验证系统及方法、存储控制器初始化方法，用以提高soc级访存验证的验证速度。
2、本申请实施例提供了一种soc级访存验证系统，包括：多个存储控制器、以及每一存储控制器对应的寄存器接口配置模拟器；所述寄存器接口配置模拟器为：根据接口协议定义出的可模拟寄存器接口硬件行为的模拟器；其中：每一所述存储控制器通过寄存器接口总线与该存储控制器对应的寄存器接口配置模拟器连接；目标存储控制器用于：通过所述寄存器接口总线接收所述寄存器接口配置模拟器
3、在上述soc级访存验证系统中，由于设置了与每一存储控制器对应的寄存器接口配置模拟器，并且每一存储控制器对应的寄存器接口配置模拟器可以向该存储控制器下发存储控制器初始化序列，因此基于上述soc级访存验证系统，一旦需要进行soc级访存验证，就可以利用寄存器接口配置模拟器占用住寄存器接口总线，进而使得各寄存器接口配置模拟器可以分别对各自连接的存储控制器下发存储控制器初始化序列，实现各存储控制器的初始化。这样，只需要预先在各寄存器接口配置模拟器中设置好各存储控制器的存储控制器初始化序列，就可以实现对于各存储控制器的存储控制器初始化序列的独立下发。也即基于上述soc级访存验证系统，在进行soc级访存验证时，各寄存器接口配置模拟器可以并行地向各自连接的存储控制器下发存储控制器初始化序列，从而使得各存储控制器可以并行地进行初始化。这样就可以使得整个soc级访存验证的初始化过程用时缩减到接近单一一个存储控制器的初始化用时，整个soc级访存验证的初始化过程用时可以缩减至分钟级，从而降低soc级访存验证过程中存储控制器的初始化用时，进而降低了soc级访存验证的用时，提高了soc级访存验证的验证速度，提高了soc级访存验证的验证效率。
4、进一步地，所述目标存储控制器从所述寄存器接口配置模拟器接收到的存储控制器初始化序列与所述目标存储控制器对应的部件级验证环境中的存储控制器初始化序列相同。
5、可以理解，在芯片的访存验证中，存在部件级访存验证。在部件级访存验证中，包含存储控制器和内存，环境主要以uvm(universal verification methodology，一种用于集成电路设计的标准验证方法学)方法学构建，存储控制器初始化序列以事务包的形式通过寄存器接口驱动器发送，存储控制器初始化序列在部件接口上打入，只需几分钟的时间，初始化配置完成后，访存程序序列以事务包的形式通过数据接口驱动器发送，验证程序序列在接口上直接发送，验证速度非常快。而在上述实现方式中，通过在寄存器接口配置模拟器中直接配置对应的存储控制器在部件级访存验证时所使用的存储控制器初始化序列(即部件级验证环境中的存储控制器初始化序列)，这样就可以直接继承部件级验证环境中的存储控制器初始化序列，无需重写soc系统级的存储控制器初始化序列，从而进一步降低了作业复杂度，提高了soc级访存验证的验证效率。
6、进一步地，每一所述寄存器接口配置模拟器均通过bind方式与对应的存储控制器连接。
7、在上述实现方案中，通过bind方式将寄存器接口配置模拟器与对应的存储控制器连接，这样不会影响芯片的设计行为，也不需要改动芯片设计，可以提高方案的可靠性。
8、进一步地，所述寄存器接口配置模拟器包括：存储控制器初始化序列、请求解析模块、读请求发送模块、写发送模块、读响应接收模块；所述请求解析模块用于对所述存储控制器初始化序列中的每一条task(任务)进行解析，并将解析出的读请求发送给所述读请求发送模块，将解析出的写请求和写数据发送给所述写发送模块，将解析出的读后写请求依次发送给所述读请求发送模块和所述写发送模块；所述读请求发送模块用于通过所述寄存器接口总线向所述读请求或所述读后写请求所请求的所述存储控制器中的寄存器发送读请求；所述写发送模块用于通过所述寄存器接口总线向所述写请求或所述读后写请求所请求的所述存储控制器中的寄存器发送写数据；所述读响应接收模块用于通过所述寄存器接口总线接收所述存储控制器中的寄存器返回的读响应数据。
9、在上述实现方案中，通过请求解析模块对存储控制器初始化序列中的每一条task进行解析，并分别通过读请求发送模块、写发送模块、读响应接收模块实现解析出的每一条task中相应请求的处理，这样就可以实现存储控制器初始化序列到对应的存储控制器内各寄存器的下发与配置，提高方案的可靠性。
10、进一步地，所述soc级访存验证系统还包括：验证指令下发模块和内存；其中：不同的所述存储控制器分别与不同的所述内存连接；所述验证指令下发模块和所述目标存储控制器对应的寄存器接口配置模拟器通过同一寄存器接口总线与所述目标存储控制器连接；所述目标存储控制器用于：在初始化阶段，通过所述寄存器接口总线接收所述寄存器接口配置模拟器下发的存储控制器初始化序列，以进行初始化；以及，在初始化完成后，通过所述寄存器接口总线接收所述验证指令下发模块下发的验证指令，以进行访存验证。
11、在上述实现方式中，在进行soc级访存验证时，当存储控制器初始化完成后，该存储控制器对应的寄存器接口配置模拟器即可释放占用的寄存器接口总线，从而验证指令下发模块可以通过寄存器接口总线下发验证指令进行访存验证。这样即可在通过寄存器接口配置模拟器完成初始化的同时，完成正常的验证功能，保证验证的正常进行。
12、进一步地，所述验证指令下发模块包括：处理器核、验证指令存储模块、网络模块；其中，所述处理器核和所述验证指令存储模块通过所述网络模块连接；所述网络模块和所述目标存储控制器对应的寄存器接口配置模拟器通过同一寄存器接口总线与所述目标存储控制器连接；所述处理器核用于从所述验证指令存储模块中获取验证指令并通过所述网络模块下发给所述目标存储控制器。
13、在上述实现方案中，处理器核可以通过从验证指令存储模块中取指(即本文档来自技高网...
【技术保护点】
1.一种SOC级访存验证系统，其特征在于，包括：多个存储控制器、以及每一存储控制器对应的寄存器接口配置模拟器；所述寄存器接口配置模拟器为：根据接口协议定义出的可模拟寄存器接口硬件行为的模拟器；其中：每一所述存储控制器通过寄存器接口总线与该存储控制器对应的寄存器接口配置模拟器连接；
2.如权利要求1所述的SOC级访存验证系统，其特征在于，所述目标存储控制器从所述寄存器接口配置模拟器接收到的存储控制器初始化序列与所述目标存储控制器对应的部件级验证环境中的存储控制器初始化序列相同。
3.如权利要求1所述的SOC级访存验证系统，其特征在于，每一所述寄存器接口配置模拟器均通过bind方式与对应的存储控制器连接。
4.如权利要求1所述的SOC级访存验证系统，其特征在于，所述寄存器接口配置模拟器包括：存储控制器初始化序列、请求解析模块、读请求发送模块、写发送模块、读响应接收模块；
5.如权利要求1-4任一项所述的SOC级访存验证系统，其特征在于，所述SOC级访存验证系统还包括：验证指令下发模块和内存；其中：
6.如权利要求5所述的SO
7.一种SOC级访存验证过程中的存储控制器初始化方法，其特征在于，应用于SOC级访存验证系统的任一寄存器接口配置模拟器上；所述SOC级访存验证系统包括：多个存储控制器、以及每一存储控制器对应的寄存器接口配置模拟器；所述寄存器接口配置模拟器为：根据接口协议定义出的可模拟寄存器接口硬件行为的模拟器；其中：每一所述存储控制器通过寄存器接口总线与该存储控制器对应的寄存器接口配置模拟器连接；所述方法包括：
8.如权利要求7所述的SOC级访存验证方法，其特征在于，所述寄存器接口配置模拟器包括：存储控制器初始化序列、请求解析模块、读请求发送模块、写发送模块、读响应接收模块；
9.如权利要求8所述的SOC级访存验证方法，其特征在于，在通过所述读响应接收模块接收所述存储控制器中的寄存器返回的读响应数据之后，所述方法还包括：
10.如权利要求8所述的SOC级访存验证方法，其特征在于，在通过所述读响应接收模块接收所述存储控制器中的寄存器返回的读响应数据之后，所述方法还包括：
11.一种SOC级访存验证方法，其特征在于，应用于SOC级访存验证系统的任一存储控制器上；所述SOC级访存验证系统包括：验证指令下发模块、内存、多个存储控制器、每一存储控制器对应的寄存器接口配置模拟器；其中：不同的所述存储控制器分别与不同的所述内存连接，且针对任一所述存储控制器：所述验证指令下发模块和该存储控制器对应的寄存器接口配置模拟器通过同一寄存器接口总线与该存储控制器连接；所述方法包括：
12.如权利要求8所述的SOC级访存验证方法，其特征在于，所述验证指令下发模块包括：处理器核、验证指令存储模块、网络模块；其中，所述处理器核、所述验证指令存储模块和各所述存储控制器通过所述网络模块连接；所述验证指令存储模块中存储有验证指令；其中：
...【技术特征摘要】
1.一种soc级访存验证系统，其特征在于，包括：多个存储控制器、以及每一存储控制器对应的寄存器接口配置模拟器；所述寄存器接口配置模拟器为：根据接口协议定义出的可模拟寄存器接口硬件行为的模拟器；其中：每一所述存储控制器通过寄存器接口总线与该存储控制器对应的寄存器接口配置模拟器连接；
2.如权利要求1所述的soc级访存验证系统，其特征在于，所述目标存储控制器从所述寄存器接口配置模拟器接收到的存储控制器初始化序列与所述目标存储控制器对应的部件级验证环境中的存储控制器初始化序列相同。
3.如权利要求1所述的soc级访存验证系统，其特征在于，每一所述寄存器接口配置模拟器均通过bind方式与对应的存储控制器连接。
4.如权利要求1所述的soc级访存验证系统，其特征在于，所述寄存器接口配置模拟器包括：存储控制器初始化序列、请求解析模块、读请求发送模块、写发送模块、读响应接收模块；
5.如权利要求1-4任一项所述的soc级访存验证系统，其特征在于，所述soc级访存验证系统还包括：验证指令下发模块和内存；其中：
6.如权利要求5所述的soc级访存验证系统，其特征在于，所述验证指令下发模块包括：处理器核、验证指令存储模块、网络模块；其中，所述处理器核和所述验证指令存储模块通过所述网络模块连接；
7.一种soc级访存验证过程中的存储控制器初始化方法，其特征在于，应用于soc级访存验证系统的任一寄存器接口配置模拟器上；所述soc级访存验证系统包括：多个存储控制器、以及每一存储控制器对应的寄存器接口配...
【专利技术属性】
技术研发人员：杨庆娜，张菲娟，刘子闻，欧国东，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。