【技术实现步骤摘要】
本申请属于半导体存储，特别涉及一种芯片内memory修复系统及方法。
技术介绍
1、随着芯片技术的不断发展和芯片复杂度的不断提升，芯片的缺陷或者故障发生的概率也随之增大。其中占芯片面积最大的memory，包括ram和rom，其发生缺陷或者故障对芯片的工作影响巨大。芯片在生产过程中不可避免地可能存在一些memory缺陷，如何将这些存在缺陷的芯片继续利用并最大限度地提升芯片的良率，是一个亟待解决的问题。
2、相关的芯片内memory修复的方法主要基于在芯片内设计的bist逻辑测试发现memory缺陷，并设计冗余的bisr修复逻辑进行修复。然而，此方法有一些不足：一是占用了昂贵的ate测试时间；二是使用efuse记录修复信息的方式是一次性且不可逆的，因此在需要多次修改或者修复的情况下灵活性不够；三是无法在实际的系统使用中进行修复。
3、因此，需要提供一种具有更高效、更灵活的memory修复系统和方法，以适应芯片在系统中实际的使用需求。
技术实现思路
1、本申请的目的在于提供一种芯片内memory修复系统及方法，旨在从系统上保证memory的修复可以在板级进行，节省ate上的测试和修复memory的efuse烧录时间以及节省芯片内的efuse资源等问题。
2、本申请第一方面提出一种芯片内memory修复系统，包括芯片内tap(testaccessport，测试访问接口)控制器、芯片内bist逻辑、芯片内bisr逻辑及bisr控制器、芯片内存储恢复控制器，
3、在可选的实施方式中，进一步包括外部非易失性存储介质更新工具，所述外部非易失性存储介质更新工具具有访问接口c23，用于对所述外部非易失性存储介质进行更新。
4、在可选的实施方式中，所述tap控制器通过bist控制接口c3与所述bist逻辑连接，所述tap控制器和所述芯片内存储恢复控制器之间具有第一mux(multiplexer，多路复用器)，所述tap控制器通过修复信息传输接口c13.1与所述第一mux相连。
5、在可选的实施方式中，所述bisr控制器通过bisr配置接口c21与单个bisr逻辑连接，所述单个bisr逻辑通过访问总线c9.1、c9.2……c9.m与所述芯片内不同rom实体c11.1、c11.2……c11.m连接，通过访问总线c10.1、c10.2……c10.n与所述芯片内不同ram实体c12.1、c12.2……c12.n连接。
6、在可选的实施方式中，所述bisr控制器通过bisr配置接口与多个bisr逻辑连接，所述多个bisr逻辑分别与芯片内rom实体或ram实体连接。
7、在可选的实施方式中，所述bist逻辑与单个或多个bisr逻辑之间具有一个或多个第二mux，所述一个或多个第二mux通过memory测试访问接口c5.0与所述bist逻辑连接，所述第二mux通过memory的访问接口c7与单个或多个bisr逻辑连接。
8、在可选的实施方式中，所述芯片内存储恢复控制器通过修复信息传输接口c19与所述bisr控制器连接。
9、在可选的实施方式中，所述第二-mux具有memory的主功能访问接口c5.1。
10、在可选的实施方式中，所述bist逻辑通过修复信息传输接口c13.0与芯片内存储恢复控制器连接。
11、在可选的实施方式中，所述tap控制器具有测试接口c1，所述测试接口c1用于提供测试控制和rom内容的比较信息。
12、本申请的第二方面提出一种芯片内memory修复方法，包括如下步骤：
13、进行启动测试，通过tap控制器的测试接口向memory提供测试控制和rom内容的比较信息，并通过bist逻辑对memory进行测试；
14、测试中若发现memory存在缺陷时将memory的修复信息传输到芯片内存储恢复控制器中，由芯片内存储恢复控制器将memory的修复信息记录到外部非易失性介质中；或者，
15、不进行启动测试，直接通过外部非易失性存储介质更新工具直接更新外部非易失性存储介质；
16、当芯片启动时，芯片内存储恢复控制器将外部非易失性介质中的memory的修复信息进行加载，并通过bisr修复逻辑对memory上指定的位置进行修复。
17、在可选的实施方式中，所述bisr修复逻辑对所述memory的全部rom或者ram实体进行控制或修复。
18、在可选的实施方式中，所述bisr修复逻辑分别对memory的各个rom或者ram实体单独进行控制或修复。
19、相比于相关技术，本申请的技术方案至少具备以下优点：
20、1.本申请借助芯片板级平台和芯片内的定制和冗余设计进行芯片内的memory修复，板级设计可以兼容之前的设计，保持bom成本(bill of materials，产品制造过程中所需的各种原材料、零部件、工具和人工等的成本，主要指板级原材料成本)不变；
21、2.本申请将memory测试和修复更新的方法由ate测试过程改动到板级slt测试(system level test，系统级测试)过程或者板级的量产烧录过程中，节省昂贵的ate测试时间；
22、3.本申请节省芯片内由于记录memory修复信息所需要的efuse开销；
23、4.由于修复信息记录在外部非易失性存储介质中，且该部分修复信息对于芯片内的bisr修复逻辑属于动态配置，因此本申请可以多次重新修改和多次更新；
24、5.修复信息可以实现多次不同位置或者相同位置的重复更新，尤其是对于rom的内容修改并不局限于修复，而是当发现rom的内容(比如rom内如果放置的是一些重要参数)需要更新时，也可以按需要对rom的同一位置或者不同位置多次修改，反复利用，提高芯片利用率和良率；
25、6.本申请在芯片的整个生命周期中，在冗余度允许的情况下，提供多次修复；
26、7.本申请在冗余度耗尽的情况下，可以根据需要修复的不同memory的不同位置的重要性调整优先级和修复策略，最大限度地利用芯片内的memory并通过差异化的修复策略来保证芯片中最重要的功能能够正常运行。
27、本申请的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可以通过在说明书以及附图中所指出的结构和流程来实现和获取。
本文档来自技高网...【技术保护点】
1.一种芯片内memory修复系统，包括芯片内TAP控制器、芯片内BIST逻辑、芯片内BISR逻辑及BISR控制器、芯片内存储恢复控制器，其特征在于，
2.根据权利要求1所述的芯片内memory修复系统，其特征在于，进一步包括外部非易失性存储介质更新工具，所述外部非易失性存储介质更新工具具有访问接口C23，用于对所述外部非易失性存储介质进行更新。
3.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述TAP控制器通过BIST控制接口C3与所述BIST逻辑连接，所述TAP控制器和所述芯片内存储恢复控制器之间具有第一MUX，所述TAP控制器通过修复信息传输接口C13.1与所述第一MUX相连。
4.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述BISR控制器通过BISR配置接口C21与单个BISR逻辑连接，所述单个BISR逻辑通过访问总线C9.1、C9.2……C9.m与所述芯片内不同ROM实体C11.1、C11.2……C11.m连接，通过访问总线C10.1、C10.2……C10.n与所述芯片内不同RAM实体C12.1、
5.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述BISR控制器通过BISR配置接口与多个BISR逻辑连接，所述多个BISR逻辑分别与各个芯片内ROM实体或RAM实体连接。
6.根据权利要求4或5所述的芯片内memory修复系统，其特征在于，所述BIST逻辑与单个或多个BISR逻辑之间具有一个或多个第二MUX，所述一个或多个第二MUX通过memory测试访问接口C5.0与所述BIST逻辑连接，所述第.二MUX通过memory的访问接口C7与单个或多个BISR逻辑连接。
7.根据权利要求6所述的芯片内memory修复系统，其特征在于，所述第二MUX具有memory的主功能访问接口C5.1。
8.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述芯片内存储恢复控制器通过修复信息传输接口C19与所述BISR控制器连接。
9.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述BIST逻辑通过修复信息传输接口C13.0与芯片内存储恢复控制器C16连接。
10.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述TAP控制器具有测试接口C1，所述测试接口C1用于提供测试控制和ROM内容的比较信息。
11.一种芯片内memory修复方法，其特征在于，包括如下步骤：
12.根据权利要求11中所述的芯片内memory修复方法，其特征在于，所述BISR修复逻辑对所述memory的全部ROM或者RAM实体进行控制或修复；或者，所述BISR修复逻辑分别对memory的各个ROM或者RAM实体单独进行控制或修复。
...【技术特征摘要】
1.一种芯片内memory修复系统，包括芯片内tap控制器、芯片内bist逻辑、芯片内bisr逻辑及bisr控制器、芯片内存储恢复控制器，其特征在于，
2.根据权利要求1所述的芯片内memory修复系统，其特征在于，进一步包括外部非易失性存储介质更新工具，所述外部非易失性存储介质更新工具具有访问接口c23，用于对所述外部非易失性存储介质进行更新。
3.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述tap控制器通过bist控制接口c3与所述bist逻辑连接，所述tap控制器和所述芯片内存储恢复控制器之间具有第一mux，所述tap控制器通过修复信息传输接口c13.1与所述第一mux相连。
4.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述bisr控制器通过bisr配置接口c21与单个bisr逻辑连接，所述单个bisr逻辑通过访问总线c9.1、c9.2……c9.m与所述芯片内不同rom实体c11.1、c11.2……c11.m连接，通过访问总线c10.1、c10.2……c10.n与所述芯片内不同ram实体c12.1、c12.2……c12.n连接。
5.根据权利要求1所述的芯片内memory修复系统，其特征在于，所述bisr控制器通过bisr配置接口与多个bisr逻辑连接，所述多个bisr逻辑分别与各个芯片内rom实体或ram实体连接。
6...
【专利技术属性】
技术研发人员：张辅云，刁永翔，李兵，罗玮，
申请(专利权)人：无锡众星微系统技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。