【技术实现步骤摘要】
本专利技术属于集成电路，具体涉及一种10t-sram单元，以及基于10t-sram单元设计的双通道读与内容寻址的逻辑电路及其对应的cim芯片。
技术介绍
1、人工智能、边缘计算以及神经网络等技术的迅猛发展，对处理器的速度和能效有了更高的要求。传统的处理器基于冯诺依曼体系结构进行设计，计算单元和存储单器单元分离，计算在运算器中进行，指令和数据存储在存储器中，进行运算时，计算器需要从存储器中读取数据，计算完成后，计算机还需要将结果回写到存储器，这造成大量数据在计算器和存储器间来回传输。这种数据运算的方式会带来以下问题：(1)数据的传输需要越来越高的带宽用于处理器和存储器之间的通信，而在物理带宽方面可以实现的带宽存在明显的限制。(2)随着半导体技术的不断发展，运算器的速度已经远远超过存储单元的读写速度，产生了“存储墙”问题。(3)数据在运算单元和存储单元之间的传递产生了大量功耗，并随着技术的不断进步，功耗问题更加凸显，产生了“功耗墙”的问题。
2、为了突破传统冯诺依曼架构的存储瓶颈和功耗瓶颈，技术人员开发了新的计算架构和方案。存内运算(compute in memory,cim)直接利用存储单元做计算，将数据和计算融合一体化，从体系结构上消除了访存操作，有望突破算力和功耗瓶颈，在人工智能、图计算等算法访问密集、运算规则的领域非常契合。
3、目前存内运算电路已经可以用于执行人工智能、边缘计算以及神经网络等数据处理任务中的乘法和mac等逻辑运算，还可以用于进行内容寻址。内容寻址操作是一种可以在一个搜索周期完成输入目
技术实现思路
1、为了解决现有支持内容寻址功能的cim电路普遍存在的电路复杂，面积占用大，功耗高的缺点，本专利技术提供一种10t-sram单元，以及基于10t-sram单元设计的双通道读与内容寻址的逻辑电路及其对应的cim芯片。
2、本专利技术提供的技术方案为：
3、一种10t-sram单元，其具有双通道数据读取以及内容寻址的功能，其由2个pmos管p1～p2和8个nmos管n1～n8构成。其中，p1、p2、n1～n4构成6t存储单元，并支持实现包含数据读、写、保持的数据存储功能。剩余的n5～n8构成配置电路；配置电路用于实现对6t存储单元中存储的数据进行内容查询，并提供另一个数据读取通道。
4、其中，配置电路的电路连接关系如下：
5、n5和n6的栅极分别连接在6t存储单元中的存储节点q和qb上；n7和n8的栅极分别接控制信号sl和sr；n5的漏极与n7的源极相连；n8的源极与n6的漏极相连；n5、n6的源极连接在传递信号线tl上，n7、n8的漏极连接在标志信号线ml上。
6、在本专利技术的方案中，6t存储单元的电路连接关系如下：
7、p1、p2的源极接vdd；p2、n2的栅极和p1、n1的漏极相连并作为存储节点q；p1、n1的栅极和p2、n2的漏极相连并作为存储节点qb；n1和n2的源极接地；n3作为存储节点q与位线bl之间的传输管；n4作为存储节点qb与位线blb之间的传输管；n3、n4的栅极接字线wl。
8、作为本专利技术进一步的改进，配置电路实现内容寻址的操作策略如下：
9、(1)将待搜索的内容预先存储在6t存储单元中：
10、当q为高电平，qb为低电平，表示存储数据为“1”。当q为低电平，qb为高电平，表示存储数据为“0”。
11、(2)将sl和sr置为高电平，然后将传递信号线tl和标志信号线ml预充到高电平。
12、(3)tl和ml预充结束后，通过控制信号sl和sr输入编码后的查询数：
13、当sl为高电平，sr为低电平，表示查询数为“1”。当sl为低电平，sr为高电平，表示查询数为“0”。
14、(4)将传递信号线tl接地，并根据标志信号线ml的电平变化确定内容寻址的结果：
15、若ml降为低电平，表征查询数与存储数据相同。若ml保持为高电平，表征查询数与存储数据不同。
16、作为本专利技术进一步的改进，6t存储单元中包含利用位线bl和bl进行数据读取的通道一，配置电路中包含利用传递信号线tl和标志信号线ml进行数据读取的通道二；
17、本专利技术提供的10t-sram单元允许在执行内容寻址操作时，通过通道一来读取6t存储单元中存储的数据。
18、作为本专利技术进一步的改进，通道一实现数据读取具有两种，其中一种策略如下：
19、将位线bl、blb预充到高电平，再打开字线wl；则存储的数据体现在位线bl和blb的电平状态上：
20、若bl保持为高电平，blb下降为低电平，则表示存储数据为“1”。若bl下降为低电平，blb保持为高电平，则表示存储数据为“0”。
21、作为本专利技术进一步的改进，通道二实现数据读取的策略如下：
22、将sl和sr置为高电平后，再将传递信号线tl和标志信号线ml均预充至高电平。
23、预充结束后，将sl置为高电平，sr置为为低电平。
24、将传递信号线tl放电至低电平，则存储的数据体现在标志信号线ml的电压状态上：
25、若ml保持高电平，在表示存储数据为“0”；若ml降为低电平，在表示存储数据为“1”。
26、在本专利技术中，通道二实现数据读取的另一种策略如下：
27、将sl和sr置为高电平后，再将传递信号线tl和标志信号线ml均预充至高电平。
28、预充结束后，将sl置为低电平，sr置为高电平。
29、将传递信号线tl放电至低电平，则存储的数据体现在标志信号线ml的电压状态上：
30、若ml保持高电平，在表示存储数据为“1”；若ml降为低电平，在表示存储数据为“0”。
31、本专利技术还包括一种双通道读与内容寻址的逻辑电路，其由若干个如前述的10t-sram单元阵列排布而成。
32、其中，同行的各个10t-sram单元共用同一条字线wl。每一行中的各个10t-sram单元的ml端与右侧相邻的10t-sram单元的tl端相连；且最左端的10t-sram单元的传递信号线tl作为独立端口，最右端的10t-sram单元的标志信号线ml作为独立端口。
33、同列的各个10t-sram单元共用同一组位线bl、blb以及控制信号sl和sr对应的信号线。
34、本专利技术提供的双通道读与内容寻址的逻辑电路中同一行中的n个10t-sram单元共同构成实现n位数据内容寻址的基本单元。
35、作为本专利技术进一步的改进，双通道读与内容寻址的逻辑电路实现多比特数的内容寻址的操作策略如下：
3本文档来自技高网...
【技术保护点】
1.一种10T-SRAM单元，其具有双通道数据读取以及内容寻址的功能，其特征在于，其由2个PMOS管P1～P2和8个NMOS管N1～N8构成；其中，P1、P2、N1～N4构成6T存储单元，并支持实现包含数据读、写、保持的数据存储功能；剩余的N5～N8构成配置电路，所述配置电路用于实现对6T存储单元中存储的数据进行内容查询，并提供另一个数据读取通道；
2.如权利要求1所述的10T-SRAM单元，其特征在于：所述6T存储单元的电路连接关系如下：
3.如权利要求2所述的10T-SRAM单元，其特征在于：所述配置电路实现内容寻址的操作策略如下：
4.如权利要求3所述的10T-SRAM单元，其特征在于：6T存储单元中包含利用位线BL和BL进行数据读取的通道一，配置电路中包含利用传递信号线TL和标志信号线ML进行数据读取的通道二；
5.如权利要求4所述的10T-SRAM单元，其特征在于，通道一实现数据读取的策略如下：
6.如权利要求4所述的10T-SRAM单元，其特征在于，通道二实现数据读取的策略如下：
7.如权利要求4
8.一种双通道读与内容寻址的逻辑电路，其特征在于：其由若干个如权利要求1-7中任意一项所述的10T-SRAM单元阵列排布而成；
9.如权利要求8所述的双通道读与内容寻址的逻辑电路，其特征在于：所述双通道读与内容寻址的逻辑电路实现多比特数的内容寻址的操作策略如下：
10.一种CIM芯片，其特征在于：其包括SRAM阵列，以及配合SRAM阵列实现数据存储功能和内容寻址功能的外围电路；所述SRAM阵列采用如权利要求8或9所述的双通道读与内容寻址的逻辑电路。
...【技术特征摘要】
1.一种10t-sram单元，其具有双通道数据读取以及内容寻址的功能，其特征在于，其由2个pmos管p1～p2和8个nmos管n1～n8构成；其中，p1、p2、n1～n4构成6t存储单元，并支持实现包含数据读、写、保持的数据存储功能；剩余的n5～n8构成配置电路，所述配置电路用于实现对6t存储单元中存储的数据进行内容查询，并提供另一个数据读取通道；
2.如权利要求1所述的10t-sram单元，其特征在于：所述6t存储单元的电路连接关系如下：
3.如权利要求2所述的10t-sram单元，其特征在于：所述配置电路实现内容寻址的操作策略如下：
4.如权利要求3所述的10t-sram单元，其特征在于：6t存储单元中包含利用位线bl和bl进行数据读取的通道一，配置电路中包含利用传递信号线tl和标志信号线ml进行数据读取的通道二；
...
【专利技术属性】
技术研发人员：蔺智挺，宋小凤，王鑫，李婧怡，宇世辰，李鑫，刘玉，彭春雨，吴秀龙，胡薇，戴成虎，赵强，郝礼才，卢文娟，周永亮，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。