【技术实现步骤摘要】
本专利技术属于半导体，具体涉及一种耗尽型gan器件的制备方法。
技术介绍
1、algan/gan hemt(高电子迁移率晶体管)目前主要存在两种器件类型，级联型和增强型。其中，增强型主要是采用p-gan方式，存在栅薄弱、电阻率高等诸多问题。而级联型采用耗尽型gan器件与低压mos(mosfet：metal-oxide-semiconductor field-effecttransistor的缩写，全称为金属-氧化物半导体场效应晶体管)器件进行级联，此时驱动完全由低压mos器件决定，具有高可靠性，同时gan电阻率能控制在最佳水平，低压mos器件引入的寄生参数很小，使得整体器件体现出高性能。
2、虽然耗尽型gan器件与低压mos器件组成的共源共栅级联器件，目前已经广泛应用，但其中高压gan与低压mos的动态、稳态匹配问题，尤其是电压匹配问题，业内尚且没有统一有效的解决方案。发展至今，级联器件的电压匹配问题已然成为该领域最大的问题之一，亟待解决。
技术实现思路
1、鉴于此，为了克服现有技术的缺陷，本专利技术的目的是提供一种耗尽型gan器件的制备方法，通过在gan器件的背面设计电容结构，并结合器件的结构设计以及封装，实现了在耗尽型gan器件的源电极与栅电极之间并联电容，从而使得整个hemt级联型器件结构的电压匹配。
2、为了达到上述目的，本专利技术采用以下的技术方案：
3、一种耗尽型gan器件，包括源电极、漏电极、栅电极、金属连接条以及由下至上依次设置的
4、所述第一介电层通过如下方法制备得到：在所述衬底远离所述成核层的一侧进行刻蚀形成刻蚀槽，在所述刻蚀槽中进行沉积形成所述第一介电层；所述刻蚀槽的中心与单个所述耗尽型gan器件的正面切割道的中心重合。
5、通过第一介电层以及金属连接条的设置，使得在封装器件后，第一介电层与其上下电极之间共同形成电容结构，并且电容结构的上电极连接到gan器件的源电极或栅电极中的其中一个电极，电容结构的下电极连接到gan器件的源电极或栅电极中的另外一个电极，从而实现了在耗尽型gan器件的源电极与栅电极之间并联电容，能够有效钳制瞬态下的gan器件的源电极与栅电极之间的电压差，即钳制了低压mos器件的漏电极与源电极之间的电压差，使得整个级联型器件的电压匹配，有利于保护级联型器件。
6、根据本专利技术的一些优选实施方面，所述刻蚀槽包括第一槽部，所述第一槽部所围合形成的区域的形状与单个耗尽型gan器件的正面切割道围成的区域形状相同，所述第一槽部所围合形成的区域的面积等于单个耗尽型gan器件的正面切割道围成的区域的面积。本专利技术的一些实施例中，刻蚀槽必须包括第一槽部，并且第一槽部必须在衬底的四周边沿开设一圈。这是由于在后续操作过程中，当沿单个耗尽型gan器件的正面切割道切割后，第一介电层会断开，又由于第一介电层的厚度很薄，封装焊料可能会造成介质层两侧短路，这样的设置能够防止封装焊料时电容的上下极短路。
7、根据本专利技术的一些优选实施方面，所述刻蚀槽还包括第二槽部，所述第二槽部位于所述第一槽部所围合形成的区域内。本专利技术的一些实施例中，刻蚀槽可以只有第一槽部，还可以设置为具有第一槽部和第二槽部，在对衬底的下表面进行刻蚀形成刻蚀槽时，可以通过增加图形化刻蚀，在第一槽部所围合形成的区域内部刻蚀出第二槽部，这样的设置有利于增加电容面积，从而使得电容可调的范围更大。第二槽部的设置方式有多种，可为规则形状或不规则形状；可设置多个，当设置多个时，可间隔设置。
8、根据本专利技术的一些优选实施方面，所述刻蚀槽的宽度为10～500μm，所述刻蚀槽的深度为1～200μm，所述第一介电层的厚度为10～10000nm。第一介电层的厚度根据所需电容、耗尽型gan器件的衬底面含第一槽部和/或第二槽部的总面积以及第一介电层的介电常数计算得来。
9、根据本专利技术的一些优选实施方面，所述第一介电层的厚度小于或等于所述第二槽部的宽度的一半。
10、本专利技术还提供了一种上述的耗尽型gan器件的制备方法，包括如下步骤：
11、在所述衬底上进行氮化物外延生长，依次形成成核层、缓冲层、沟道层、势垒层和盖帽层，所述成核层、缓冲层、沟道层、势垒层和盖帽层构成所述叠层结构；
12、在所述盖帽层上，进行图形化处理，刻蚀形成源电极孔和漏电极孔；
13、在所述源电极孔和漏电极孔中填充金属，进行退火形成欧姆接触，分别形成所述源电极和漏电极；
14、在所述源电极和漏电极的上方进行沉积形成第二介电层，并刻蚀出栅电极孔和漏电极开窗口，或，刻蚀出栅电极孔、漏电极开窗口和源电极开窗口；当金属连接条的另一端与gan器件的源电极连接时，需要刻蚀出栅电极孔、漏电极开窗口和源电极开窗口；当金属连接条的另一端与gan器件的栅电极连接时，只需刻蚀出栅电极孔和漏电极开窗口；
15、在所述第二介电层上填充金属并刻蚀掉多余金属，形成栅电极；
16、从所述第二介电层向下刻蚀至衬底形成通孔，所述通孔穿透所述叠层结构和第二介电层，在所述第二介电层上及通孔中填充金属并刻蚀掉多余金属，形成金属连接条；在刻蚀形成通孔之前，可根据衬底的厚度选择是否需要进行研磨，通常情况需要研磨衬底的背面；
17、在所述衬底远离所述叠层结构的一面刻蚀形成刻蚀槽，在所述刻蚀槽中进行沉积形成第一介电层；得到所述耗尽型gan器件。
18、本专利技术还提供了一种hemt级联型器件，包括mos器件和框架，还包括如上所述的耗尽型gan器件，所述hemt级联型器件由所述耗尽型gan器件与mos器件共源共栅级联形成。
19、根据本专利技术的一些优选实施方面，所述耗尽型gan器件的第一介电层远离所述叠层结构的一面与所述框架连接。本专利技术的一些实施例中，根据封装工艺，可选地，在第一介电层远离叠层结构的一面进行背镀工艺长背镀层，若第一介电层远离叠层结构的一面通过银胶与框架连接，则有无背镀层均可；若第一介电层远离叠层结构的一面通过焊锡膏与框架连接，则必须形成背镀层。
20、根据本专利技术的一些优选实施方面，还包括基板，所述mos器件设置在所述基板的正面，所述gan器件和基板均设置在所述hemt级联型器件的源电极上；所述gan器件的源电极与所述基板电连接，所述gan器件的漏电极与所述hemt级联型器件的漏电极电连接，所述gan器件的栅电极与所述hemt级联型器件的源电极电连接，所述mo本文档来自技高网...
【技术保护点】
1.一种耗尽型GaN器件的制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的制备方法，其特征在于，所述第一介电层的制备包括如下步骤：在所述衬底远离所述叠层结构的一面刻蚀形成刻蚀槽，在所述刻蚀槽中进行沉积形成第一介电层；所述刻蚀槽至少包括第一槽部。
3.根据权利要求2所述的制备方法，其特征在于，所述金属连接条的一端与所述衬底连接，所述金属连接条的另一端与所述源电极连接。
4.根据权利要求3所述的制备方法，其特征在于，所述刻蚀槽包括第一槽部，所述第一槽部在所述衬底的四周边沿开设一圈，所述第一槽部用于防止在封装焊料时电容的上下极短路。
5.根据权利要求2所述的制备方法，其特征在于，所述金属连接条的一端与所述衬底连接，所述金属连接条的另一端与所述栅电极连接。
6.根据权利要求5所述的制备方法，其特征在于，所述刻蚀槽包括第一槽部和第二槽部，所述第二槽部位于所述第一槽部所围合形成的区域内部。
7.根据权利要求6所述的制备方法，其特征在于，所述第二槽部设置有多个。
8.根据权利要求7所述的制备方法，
9.根据权利要求7所述的制备方法，其特征在于，所述第一介电层的厚度由所需电容、所述衬底面含所述第一槽部和/或第二槽部的总面积以及所述第一介电层的介电常数计算得到。
...【技术特征摘要】
1.一种耗尽型gan器件的制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的制备方法，其特征在于，所述第一介电层的制备包括如下步骤：在所述衬底远离所述叠层结构的一面刻蚀形成刻蚀槽，在所述刻蚀槽中进行沉积形成第一介电层；所述刻蚀槽至少包括第一槽部。
3.根据权利要求2所述的制备方法，其特征在于，所述金属连接条的一端与所述衬底连接，所述金属连接条的另一端与所述源电极连接。
4.根据权利要求3所述的制备方法，其特征在于，所述刻蚀槽包括第一槽部，所述第一槽部在所述衬底的四周边沿开设一圈，所述第一槽部用于防止在封装焊料时电容的上下极短路。
5.根据权利要求2所述的...
【专利技术属性】
技术研发人员：任永硕，王荣华，梁辉南，
申请(专利权)人：润新微电子大连有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。