【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构的形成方法。
技术介绍
1、浅槽隔离(shallow trench isolation，缩写sti)工艺对于器件之间的隔离以及漏电有着至关重要的作用。
2、浅槽隔离工艺通常是先在半导体基底上沉积一层氮化硅层(si3n4)，图案化氮化硅层形成硬掩膜。接着，在衬底隔离区域刻蚀出浅沟槽，然后沉积氧化层(sio2)，再通过机械化学研磨(cmp)工艺进行平坦化，去除多余的氧化层，再然后，用酸洗工艺去除氮化硅层。
3、然而，现有的浅槽隔离工艺有待进一步改善。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底；在部分所述衬底表面形成硬掩膜结构，所述硬掩膜结构包括硬掩膜层和位于所述硬掩膜层上的保护层，所述保护层和所述硬掩膜层的材料不同；以所述硬掩膜结构为掩膜，采用第一刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽，且在形成所述沟槽之后，所述保护层仍有保留，且未暴露出所述硬掩膜层；在所述沟槽内和所述保护层表面形成隔离材料层，所述隔离材料层顶部表面高于所述保护层顶部表面，且所述隔离材料层的材料和所述硬掩膜层的材料不同；平坦化所述隔离材料层和所述保护层，直到暴露出所述硬掩膜层，以所述隔离材料层形成隔离层；在所述平坦化工艺之后，去除所述硬掩膜层。
3、可选的，所述硬掩膜结构
4、可选的，所述硬掩膜层包括缓冲层和位于所述缓冲层上的刻蚀阻挡层；所述硬掩膜材料层包括缓冲材料层和位于所述缓冲材料层表面的刻蚀阻挡材料层；所述硬掩膜层的形成方法还包括：以所述缓冲材料层形成所述缓冲层，以所述刻蚀阻挡材料层形成所述刻蚀阻挡层。
5、可选的，所述缓冲层的材料包括氧化硅；所述刻蚀阻挡层的材料包括氮化硅。
6、可选的，图形化所述保护材料层和所述硬掩膜材料层的方法包括：在所述保护材料层表面形成光刻胶材料层；图形化所述光刻胶材料层形成光刻胶层；以所述光刻胶层为掩膜，刻蚀所述保护材料层和所述硬掩膜材料层。
7、可选的，所述光刻胶材料层的厚度范围为至
8、可选的，在形成所述光刻胶材料层之前，还包括：在所述保护材料层表面形成底部抗反射层，所述光刻胶材料层位于所述底部抗反射层表面。
9、可选的，在刻蚀所述保护材料层和所述硬掩膜材料层之前，还包括：以所述光刻胶层为掩膜，刻蚀所述底部抗反射层。
10、可选的，所述底部抗反射层的厚度范围为至
11、可选的，在形成所述保护材料层之前，还包括：根据所述第一刻蚀工艺，确定所述保护材料层的厚度。
12、可选的，所述衬底包括中心区和环绕所述中心区的边缘区；所述第一刻蚀工艺对所述边缘区上的所述保护层具有第一刻蚀速率，对所述中心区上的所述保护层具有第二刻蚀速率，所述第一刻蚀速率和所述第二刻蚀速率不同；所述第一刻蚀速率大于所述第二刻蚀速率。
13、可选的，所述第一刻蚀工艺对所述保护层和所述衬底的刻蚀选择比范围为1:3至1:8。
14、可选的，所述硬掩膜层的厚度范围为至
15、可选的，所述保护层的厚度范围为至
16、可选的，所述保护层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
17、可选的，所述硬掩膜层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
18、现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
19、本专利技术技术方案提供的半导体结构的形成方法中，以硬掩膜结构为掩膜，采用第一刻蚀工艺刻蚀衬底，在所述衬底内形成沟槽，且在形成所述沟槽之后，所述保护层仍有保留，且未暴露出所述硬掩膜层，由于所述硬掩膜层受所述保护层的保护，减少了所述第一刻蚀工艺给硬掩膜层带来的刻蚀损伤，以及所述第一刻蚀工艺引入的硬掩膜层的厚度不均问题，利于精确控制所述硬掩膜层的厚度，从而利于控制隔离层顶部表面和衬底表面之间形成的台阶高度以及所述台阶高度的均匀性，进而利于减少所述沟槽侧壁的所述衬底暴露的概率，利于降低所述隔离层的线宽粗糙度，提高最终形成的器件性能，降低漏电异常概率。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜结构的形成方法包括：在所述衬底上形成硬掩膜材料层和位于所述硬掩膜材料层表面的保护材料层；图形化所述保护材料层和所述硬掩膜材料层，以图形化后的所述保护材料层形成所述保护层，以图形化后的所述硬掩膜材料层形成所述硬掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述硬掩膜层包括缓冲层和位于所述缓冲层上的刻蚀阻挡层；所述硬掩膜材料层包括缓冲材料层和位于所述缓冲材料层表面的刻蚀阻挡材料层；所述硬掩膜层的形成方法还包括：以所述缓冲材料层形成所述缓冲层，以所述刻蚀阻挡材料层形成所述刻蚀阻挡层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料包括氧化硅；所述刻蚀阻挡层的材料包括氮化硅。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述保护材料层和所述硬掩膜材料层的方法包括：在所述保护材料层表面形成光刻胶材料层；图形化所述光刻胶材料层形成光刻胶层；以所述光刻胶层为掩膜，刻蚀所
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述光刻胶材料层的厚度范围为至
7.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述光刻胶材料层之前，还包括：在所述保护材料层表面形成底部抗反射层，所述光刻胶材料层位于所述底部抗反射层表面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在刻蚀所述保护材料层和所述硬掩膜材料层之前，还包括：以所述光刻胶层为掩膜，刻蚀所述底部抗反射层。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述底部抗反射层的厚度范围为至
10.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述保护材料层之前，还包括：根据所述第一刻蚀工艺，确定所述保护材料层的厚度。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括中心区和环绕所述中心区的边缘区；所述第一刻蚀工艺对所述边缘区上的所述保护层具有第一刻蚀速率，对所述中心区上的所述保护层具有第二刻蚀速率，所述第一刻蚀速率和所述第二刻蚀速率不同；所述第一刻蚀速率大于所述第二刻蚀速率。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺对所述保护层和所述衬底的刻蚀选择比范围为1:3至1:8。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的厚度范围为至
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度范围为至
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜结构的形成方法包括：在所述衬底上形成硬掩膜材料层和位于所述硬掩膜材料层表面的保护材料层；图形化所述保护材料层和所述硬掩膜材料层，以图形化后的所述保护材料层形成所述保护层，以图形化后的所述硬掩膜材料层形成所述硬掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述硬掩膜层包括缓冲层和位于所述缓冲层上的刻蚀阻挡层；所述硬掩膜材料层包括缓冲材料层和位于所述缓冲材料层表面的刻蚀阻挡材料层；所述硬掩膜层的形成方法还包括：以所述缓冲材料层形成所述缓冲层，以所述刻蚀阻挡材料层形成所述刻蚀阻挡层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料包括氧化硅；所述刻蚀阻挡层的材料包括氮化硅。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述保护材料层和所述硬掩膜材料层的方法包括：在所述保护材料层表面形成光刻胶材料层；图形化所述光刻胶材料层形成光刻胶层；以所述光刻胶层为掩膜，刻蚀所述保护材料层和所述硬掩膜材料层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述光刻胶材料层的厚度范围为至
7.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述光刻胶材料层之前，还包括：在所述保护材料层表面形成底部抗反射层，所述光刻胶材料层位于所述底部抗反射层表面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在刻蚀所述保护材料层和所...
【专利技术属性】
技术研发人员：戴俭，吴永玉，陶然，汪沛，吕军军，
申请(专利权)人：浙江创芯集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。