【技术实现步骤摘要】
本专利技术涉及显示，具体涉及栅极驱动模块和显示面板。
技术介绍
1、oled(organic light-emitting diode，有机发光二极体)显示面板因其柔性等特点而广泛使用。
2、其中，oled显示面板中的栅极驱动电路一般为逐级输出有效脉冲以依次开启多行子像素，整个显示区的刷新率相同，无法实现对于不同区域采用不同刷新率来驱动，导致使用场景受限。
技术实现思路
1、本专利技术提供栅极驱动模块和显示面板，以实现对于不同区域采用不同刷新率来驱动。
2、本专利技术实施例提供栅极驱动模块，包括分频控制线和级联的多个栅极驱动电路，所述分频控制线用于将分频控制信号传输至多个所述栅极驱动电路，所述栅极驱动电路包括：
3、栅极控制单元，用于接收上级所述栅极驱动电路产生的栅极控制信号；
4、输出单元，与所述栅极控制单元通过第一节点和第二节点电性连接，用于根据所述第一节点的信号和所述第二节点的信号输出本级的所述栅极控制信号，以传输至下级所述栅极驱动电路中的所述栅极控制单元；以及
5、分频控制单元，电性连接于所述栅极控制单元和所述输出单元之间，用于根据所述分频控制信号控制所述第一节点、所述第二节点中的一者的信号，以控制所述输出单元输出所述栅极控制信号。
6、在一实施例中，所述分频控制单元包括：
7、控制晶体管，所述控制晶体管的栅极电性连接所述分频控制线，所述控制晶体管的源极通过第三节点电性连接至所述栅极控制单元
8、其中，所述分频控制信号用于控制所述第三节点与所述第一节点或者所述第二节点电性连接或者断开。
9、在一实施例中，所述输出单元包括：
10、第一输出晶体管，所述第一输出晶体管的栅极与所述第一节点电性连接，所述第一输出晶体管的源极与第一电压线电性连接以加载第一电压，所述第一输出晶体管的漏极与所述栅极驱动电路中用于输出所述栅极控制信号的信号输出端电性连接；
11、第二输出晶体管，所述第二输出晶体管的栅极与所述第二节点电性连接，所述第二输出晶体管的源极与第二电压线电性连接以加载第二电压，所述第二输出晶体管的漏极与所述信号输出端电性连接。
12、在一实施例中，所述栅极驱动电路电性连接至对应的至少一像素驱动电路，所述信号输出端电性连接至对应的每一所述像素驱动电路中的像素晶体管的栅极，所述第一电压大于所述第二电压；
13、其中，所述像素晶体管为n型晶体管，所述控制晶体管的漏极与所述第一节点电性连接；
14、或者，所述像素晶体管为p型晶体管，所述控制晶体管的漏极与所述第二节点电性连接。
15、在一实施例中，所述栅极控制单元包括：
16、第三节点控制单元，与时钟信号线及所述第三节点电性连接，用于根据所述时钟信号线传输的时钟信号控制所述第三节点的信号；
17、第二节点控制单元或者第一节点控制单元，所述第二节点控制单元与所述时钟信号线及所述第二节点电性连接，用于根据所述时钟信号控制所述第二节点的信号，所述第一节点控制单元与所述时钟信号线及所述第一节点电性连接，用于根据所述时钟信号控制所述第一节点的信号；
18、输入单元，所述输入单元的输入端电性连接至上级的所述栅极驱动电路，以加载上级所述栅极驱动电路产生的栅极控制信号，所述输入单元的输出端电性连接至所述第三节点控制单元和所述第二节点控制单元，或者电性连接至所述第三节点控制单元和所述第一节点控制单元。
19、在一实施例中，所述控制晶体管的漏极与所述第一节点电性连接；
20、所述输入单元包括输入晶体管，所述输入晶体管的栅极加载所述时钟信号，所述输入晶体管的源极配置为所述输入单元的输入端，所述输入晶体管的漏极配置为所述输入单元的输出端；
21、所述第一节点控制单元包括第一晶体管、第七晶体管、串联设置的第二晶体管和第三晶体管，所述第七晶体管的栅极电性连接至所述输入晶体管的漏极，所述第七晶体管的源极加载所述时钟信号，所述第一晶体管的栅极加载所述时钟信号，所述第一晶体管的源极加载所述第二电压，所述第一晶体管的漏极电性连接至所述第二晶体管的栅极和所述第七晶体管的漏极，所述第二晶体管的源极和所述第三晶体管的栅极电性加载所述时钟信号，所述第二晶体管的漏极电性连接于所述第三晶体管的源极，所述第三晶体管的漏极电性连接至所述第三节点；
22、所述第二节点控制单元包括第四晶体管、第一电容、串联设置的第五晶体管和第六晶体管，所述第四晶体管的栅极加载控制信号，所述第四晶体管的源极加载所述第一电压，所述第四晶体管的漏极电性连接至所述第二节点，所述第五晶体管的栅极电性连接至所述第一晶体管的漏极，所述第五晶体管的源极加载所述第一电压，所述第五晶体管的漏极电性连接至所述第六晶体管的源极，所述第六晶体管的漏极加载所述时钟信号，所述第六晶体管的栅极也加载上级所述栅极驱动电路产生的栅极控制信号，所述第一电容电性连接于所述第六晶体管的栅极和源极之间。
23、在一实施例中，所述第二节点控制单元还包括：
24、第十晶体管，所述第十晶体管的源极加载上级所述栅极驱动电路产生的栅极控制信号，所述第十晶体管的漏极电性连接至所述第六晶体管的栅极；
25、第十一晶体管，所述第十一晶体管的栅极和源极均电性连接至所述第六晶体管的栅极，所述第八晶体管的漏极电性连接至所述第二节点。
26、在一实施例中，多个所述栅极驱动电路电性连接至相同的所述时钟信号线以加载相同的所述时钟信号；
27、在至少一帧中，所述分频控制信号控制依次级联的第i级所述栅极驱动电路至第(i+k)级所述栅极驱动电路中的每一者，所述第三节点与对应的所述第一节点或者对应的所述第二节点断开，i为大于或者等于2的正整数，k为大于或者等于1的正整数；
28、其中，在所述至少一帧中，自第(i-1)级所述栅极驱动电路输出的所述栅极控制信号的有效脉冲结束，所述时钟信号为恒压信号。
29、本专利技术实施例还提供显示面板，包括：
30、如上文任一所述的栅极驱动模块；
31、面板主体，包括多个子像素和多条扫描线，多个所述子像素包括发光器件及驱动所述发光器件发光的像素驱动电路，所述像素驱动电路至少包括一晶体管；
32、其中，所述栅极驱动电路输出的所述栅极控制信号经对应的所述扫描线传输至对应的多个所述像素驱动电路中的多个所述晶体管的栅极。
33、在一实施例中，级联的多个所述栅极驱动电路包括级联的多个第一栅极驱动电路、级联于级联的多个所述第一栅极驱动电路之后的级联的多个第二栅极驱动电路；
34、其中，多个所述子像素包括电性连接于多个所述第一栅极驱动电路的多个第一子像素、电性连接于多个所述第二栅极驱动电路的多个第二子像素，多个所述第一子像素构成第一显示区本文档来自技高网...
【技术保护点】
1.一种栅极驱动模块，其特征在于，包括分频控制线和级联的多个栅极驱动电路，所述分频控制线用于将分频控制信号传输至多个所述栅极驱动电路，所述栅极驱动电路包括：
2.根据权利要求1所述的栅极驱动模块，其特征在于，所述分频控制单元包括：
3.根据权利要求2所述的栅极驱动模块，其特征在于，所述输出单元包括：
4.根据权利要求3所述的栅极驱动模块，其特征在于，所述栅极驱动电路电性连接至对应的至少一像素驱动电路，所述信号输出端电性连接至对应的每一所述像素驱动电路中的像素晶体管的栅极，所述第一电压大于所述第二电压；
5.根据权利要求2至4任一所述的栅极驱动模块，其特征在于，所述栅极控制单元包括：
6.根据权利要求5所述的栅极驱动模块，其特征在于，所述控制晶体管的漏极与所述第一节点电性连接；
7.根据权利要求6所述的栅极驱动模块，其特征在于，所述第二节点控制单元还包括：
8.根据权利要求5所述的栅极驱动模块，其特征在于，多个所述栅极驱动电路电性连接至相同的所述时钟信号线以加载相同的所述时钟信号；
9.
10.根据权利要求9所述的显示面板，其特征在于，级联的多个所述栅极驱动电路包括级联的多个第一栅极驱动电路、级联于级联的多个所述第一栅极驱动电路之后的级联的多个第二栅极驱动电路；
11.根据权利要求9所述的显示面板，其特征在于，至少在一帧内，所述分频控制信号用于控制所述第一栅极驱动电路输出的所述栅极控制信号包括有效脉冲以控制对应的所述发光器件发光，并且用于控制所述第二栅极驱动电路输出的所述栅极控制信号不包括有效脉冲以控制对应的所述发光器件不发光。
...【技术特征摘要】
1.一种栅极驱动模块，其特征在于，包括分频控制线和级联的多个栅极驱动电路，所述分频控制线用于将分频控制信号传输至多个所述栅极驱动电路，所述栅极驱动电路包括：
2.根据权利要求1所述的栅极驱动模块，其特征在于，所述分频控制单元包括：
3.根据权利要求2所述的栅极驱动模块，其特征在于，所述输出单元包括：
4.根据权利要求3所述的栅极驱动模块，其特征在于，所述栅极驱动电路电性连接至对应的至少一像素驱动电路，所述信号输出端电性连接至对应的每一所述像素驱动电路中的像素晶体管的栅极，所述第一电压大于所述第二电压；
5.根据权利要求2至4任一所述的栅极驱动模块，其特征在于，所述栅极控制单元包括：
6.根据权利要求5所述的栅极驱动模块，其特征在于，所述控制晶体管的漏极与所述第一节点电性连接；
【专利技术属性】
技术研发人员：刘毅，孙飞翔，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。