【技术实现步骤摘要】
本专利技术涉及数模混合集成电路设计，尤其涉及一种电荷重分布式电容阵列结构及sar adc系统。
技术介绍
1、模数转化器adc中，逐次逼近型模数转换器sar adc由于其模拟电路部分结构相较简单，相比于其他结构的模数转换器更适配先进工艺下的数模混合电路，功耗低等优势被得到了广泛的应用。
2、通常sar adc的精度为12bit以下，常见的sar adc的dac电容阵列采用三段式电容阵列来控制电容阵列的版图面积在合理的范围之内，并使用分数形式的单位电容来充当桥接电容，会导致电容的匹配更加困难，造成电容阵列的失配。而传统的电容阵列不进行分段，电容个数是随着位数呈指数型增长的，以16bit sar adc为例，其需要65536个电容，此外，在一些高精度adc中还需要添加冗余位，这需要更多的单位电容，最终导致芯片面积过大。
技术实现思路
1、针对现有技术中所存在的不足，本专利技术提供了一种电荷重分布式电容阵列结构及sar adc系统，解决了现有的高精度sar adc中，电容阵列占用面积较大，成本高，电容阵列之间匹配性差，实用性差的问题。
2、根据本专利技术的实施例，一种电荷重分布式电容阵列结构，包括高段电容阵列、中段电容阵列以及低段电容阵列，高段电容阵列与中段电容阵列之间的第一桥接电容、中段电容阵列与低段电容阵列之间的第二桥接电容；
3、所述第一桥接电容和所述第二桥接电容为整数电容，所述高段电容阵列、所述中段电容阵列、所述低段电容阵列中均添加冗余位电容，
4、其中，高段电容阵列为m位、中段电容阵列为k位且低段电容阵列为l位，用于实现n位精度的模数转换，m、n、k、l为正整数，n＝m+k+l，m≥l≥k。
5、可选地，所述高段电容阵列包括m+a个电容，m表示高段电容阵列中的高段权重电容数量，高段权重电容2m-mc用于实现二分法的电压搜索区间，a表示高段电容阵列中添加的冗余位电容数量，a为正整数，m为小于或者等于m的正整数；
6、所述中段电容阵列包括k+b个电容，k表示中段电容阵列中的中段权重电容数量，中段权重电容2k-kc用于实现二分法的电压搜索区间，b表示中段电容阵列中添加的冗余位电容数量，b为正整数，k为小于或者等于k的正整数；
7、所述低段电容阵列包括l+c+d个电容，l表示低段电容阵列中的低段权重电容数量，低段权重电容2l-lc用于实现二分法的电压搜索区间，c表示低段电容阵列中添加的冗余位电容数量,d表示低段电容阵列中添加的另一冗余位电容数量,c和d为正整数，l为小于或者等于l的正整数。
8、可选地，所述低段电容阵列还增加f个单位电容。
9、可选地，m＝7，k＝4，l＝5，f＝7；
10、a＝1,且高段电容阵列中添加1个4c的冗余位电容；
11、b＝1,且中段电容阵列中添加1个4c的单位电容；
12、c＝1,d＝2,且低段电容阵列中添加1个8c的冗余位电容和2个2c的冗余位电容。
13、可选地，所述第一桥接电容和所述第二桥接电容为2c的单位电容。
14、另一方面，根据本专利技术实施例，还提供了一种sar adc系统，包括正端采样电容阵列、负端采样电容阵列、比较器以及sar逻辑模块，其特征在于，正端采样电容阵列和负端采样电容阵列均采用如上所述的电荷重分布式电容阵列结构；
15、差分输入信号vin和差分输入信号vip分别连接到比较器的两个输入端上，正端采样电容阵列的上极板与所述差分输入信号vip连接，正端采样电容阵列的下极板通过正端电容开关与正端采样电容阵列的各个电容连接，正端电容开关用于选择正端采样电容阵列的各个电容接地或与基准电压连接；负端采样电容阵列的上极板与差分输入信号vin连接，负端采样电容阵列的下极板通过负端电容开关与负端采样电容阵列的各个电容连接，负端电容开关用于选择负端采样电容阵列的各个电容接地或与基准电压连接；
16、sar逻辑模块包括输入端、第一输出端、第二输出端和第三输出端，比较器的输出端连接sar逻辑模块的输入端，所述sar逻辑模块的第一输出端和第二输出端，用于控制正端电容开关和负端电容开关的开关状态，所述sar逻辑模块的第三输出端输出数字信号。
17、可选地，处于复位阶段时，正端采样电容阵列和负端采样电容阵列中，在高段电容阵列的高段权重电容，所有子电容的下极板依次交错连接到基准电压和接地，其中，高段电容阵列的最高位第一个子电容的下极板连接到基准电压，最高位第二个子电容的下极板接地，下一位第一个子电容的下极板连接到基准电压，下一位第二个子电容的下极板接地；在中段电容阵列和在低段电容阵列的所有电容下极板都连接到基准电压；
18、处于采样阶段时，差分输入信号vip被采样到正端采样电容阵列的上极板，差分输入信号vin被采样到负端采样电容阵列的上极板；
19、处于转换阶段时，比较器对差分输入信号vip和差分输入信号vin进行第1次比较，若比较器输出的结果是1，表示差分输入信号vip＞差分输入信号vin，则正端采样电容阵列中最高位两个子电容的下极板从连接到基准电压和接地切换为均接地，同时负端采样电容阵列中的最高位两个子电容下极板从连接到基准电压和接地切换为均连接到基准电压，以使接收差分输入信号vin的负端采样电容阵列中，每个电容的电压输入增加1/4个基准电压，同时接收差分输入信号vip的正端采样电容阵列中，每个电容的电压输入降低1/4个基准电压。
20、可选地，还包括与所述sar逻辑模块连接的数字校准模块，所述数字校准模块调整基准电压。
21、可选地，通过基准电压源提供所述基准电压，所述基准电压源的数量为1个。
22、相比于现有技术，本专利技术具有如下有益效果：使用整数电容作为桥接电容，提高桥接电容与高段电容阵列、中段电容阵列以及低段电容阵列中的权重电容的版图匹配性，避免电容阵列的失配的问题，同时结合高段电容阵列、中段电容阵列、低段电容阵列中添加的冗余位电容，实现整数化，提高模数转换精度。此外，本专利技术实施例还限定m≥l≥k，即低段电容阵列的位数大于中段电容阵列的位数，兼顾模数转换精度和模数转换速度，其中，在模数转换精度方面，低段电容阵列的较多位数有助于更精细地分辨较小的输入信号变化；在模数转换速度方面，中段电容阵列的较少位数能够加快转换过程。
本文档来自技高网...【技术保护点】
1.一种电荷重分布式电容阵列结构，其特征在于，包括高段电容阵列、中段电容阵列以及低段电容阵列，高段电容阵列与中段电容阵列之间的第一桥接电容、中段电容阵列与低段电容阵列之间的第二桥接电容；
2.如权利要求1所述的电荷重分布式电容阵列结构，其特征在于，所述高段电容阵列包括M+a个电容，M表示高段电容阵列中的高段权重电容数量，高段权重电容2M-mC用于实现二分法的电压搜索区间，a表示高段电容阵列中添加的冗余位电容数量，a为正整数，m为小于或者等于M的正整数；
3.如权利要求2所述的电荷重分布式电容阵列结构，其特征在于，所述低段电容阵列还增加f个单位电容。
4.如权利要求1至3任一项所述的电荷重分布式电容阵列结构，其特征在于，M＝7，K＝4，L＝5，f＝7；
5.如权利要求4所述的电荷重分布式电容阵列结构，其特征在于，所述第一桥接电容和所述第二桥接电容为2C的单位电容。
6.一种SAR ADC系统，包括正端采样电容阵列、负端采样电容阵列、比较器以及SAR逻辑模块，其特征在于，正端采样电容阵列和负端采样电容阵列均采用如权利要求1至
7.如权利要求6所述的SAR ADC系统，其特征在于，处于复位阶段时，所述正端采样电容阵列和负端采样电容阵列中，在高段电容阵列的高段权重电容，所有子电容的下极板依次交错连接到基准电压和接地，其中，高段电容阵列的最高位第一个子电容的下极板连接到基准电压，最高位第二个子电容的下极板接地，下一位第一个子电容的下极板连接到基准电压，下一位第二个子电容的下极板接地；在中段电容阵列和在低段电容阵列的所有电容下极板都连接到基准电压；
8.如权利要求6所述的SAR ADC系统，其特征在于，还包括与所述SAR逻辑模块连接的数字校准模块，所述数字校准模块调整基准电压。
9.如权利要求6所述的SAR ADC系统，其特征在于，通过基准电压源提供所述基准电压，所述基准电压源的数量为1个。
...【技术特征摘要】
1.一种电荷重分布式电容阵列结构，其特征在于，包括高段电容阵列、中段电容阵列以及低段电容阵列，高段电容阵列与中段电容阵列之间的第一桥接电容、中段电容阵列与低段电容阵列之间的第二桥接电容；
2.如权利要求1所述的电荷重分布式电容阵列结构，其特征在于，所述高段电容阵列包括m+a个电容，m表示高段电容阵列中的高段权重电容数量，高段权重电容2m-mc用于实现二分法的电压搜索区间，a表示高段电容阵列中添加的冗余位电容数量，a为正整数，m为小于或者等于m的正整数；
3.如权利要求2所述的电荷重分布式电容阵列结构，其特征在于，所述低段电容阵列还增加f个单位电容。
4.如权利要求1至3任一项所述的电荷重分布式电容阵列结构，其特征在于，m＝7，k＝4，l＝5，f＝7；
5.如权利要求4所述的电荷重分布式电容阵列结构，其特征在于，所述第一桥接电容和所述第二桥接电容为2c的单位电容。
6.一种sar adc系统，包括正端采...
【专利技术属性】
技术研发人员：韩涛，杜宇彬，付东兵，骆林波，刘林果，汪芳，陈光炳，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。