【技术实现步骤摘要】
本申请涉及信号同步，特别是涉及一种数字同步系统。
技术介绍
1、在现代通信系统中，射频收发芯片扮演着至关重要的角色，它们负责处理和传输无线信号。在这些芯片的设计和应用中，数据的高速传输和同步是一个核心问题。serdes技术，即串行化和反串行化技术，是实现这一目标的关键手段。通过将并行数据转换为高速串行数据，serdes技术极大地提高了数据传输的速率，同时减小了信号的物理尺寸，这对于空间受限的设备来说尤为重要。
2、然而，高速数据传输需要精确的时钟同步来保证数据的完整性和准确性。在没有独立的时钟芯片提供数字同步信号的情况下，serdes_tx和serdes_rx模块需要通过特定的管脚向基带芯片输出sysref信号。sysref信号是一种特殊的同步参考信号，它为系统中的fpga或基带数据芯片提供了一个共同的时钟基准。这样，即使在不同的上电时刻，各个设备也能够通过sysref信号实现同步，确保数据传输的一致性和延时的一致性。
3、这种同步机制对于建链过程至关重要。建链是指在数据传输开始前，确保所有相关设备或芯片都处于同步状态的过程。通过使用sysref信号，即使设备在不同的时间点上电，也能够保证它们在传输数据时能够保持同步，从而避免了由于时钟偏差导致的同步问题。
4、因此，本领域亟需能使多芯片、多设备间同步变得比较简单，不需要额外的时钟芯片发数字同步信号的技术方案。
技术实现思路
1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种数字同步系统，用
2、为实现上述目的及其他相关目的，本申请的第一方面提供一种数字同步系统，包括：发送端和接收端；所述发送端的发送接口与接收端上设置的系统参考管脚之间连接有数字同步信号，所述数字同步信号用于对齐帧边界和多帧边界；所述发送端和接收端之间基于jesd204b通信协议进行通信；其中，所述数字同步信号被配置为基于自动模式或手动模式开启与关闭；若被配置为自动模式，则发送端在断链时自动发出数字同步信号以与接收端进行同步；若被配置为手动模式，则根据手动使能信号的电平状态选择是否发出数字同步信号。
3、于本申请的第一方面的一些实施例中，所述数字同步信号通过串行外设接口控制。
4、于本申请的第一方面的一些实施例中，所述系统通过1bit串行外设接口信号来控制自动模式或手动模式；其中，在自动模式下，通过同步输入信号来控制所述数字同步信号的使能和禁用；所述同步输入信号由接收端发向发送端；在手动模式下，通过手动使能电平来控制所述数字同步信号的使能和禁用。
5、于本申请的第一方面的一些实施例中，在自动模式下，所述发送端在识别到建链标识后自动关闭所述数字同步信号。
6、于本申请的第一方面的一些实施例中，在自动模式下，所述发送端在识别到断链标识后自动打开所述数字同步信号。
7、于本申请的第一方面的一些实施例中，所述建链标识由接收端发向发送端的同步输入信号标识，当所述同步输入信号呈高电平时表示已建链。
8、于本申请的第一方面的一些实施例中，所述发送端配置有用于记录断链持续时间的计数器，所述计数器预留有计数上限值，所述计数上限值大于所述阈值；当计数器记录所述同步输入信号的低电平持续拍数达到所述阈值时停止计数。
9、于本申请的第一方面的一些实施例中，所述发送端配置有用于记录断链持续时间的计数器，所述计数器预留有计数上限值，所述计数上限值大于所述阈值；当计数器记录所述同步输入信号的低电平持续拍数达到所述阈值时停止计数。
10、于本申请的第一方面的一些实施例中，在手动模式下，若识别到手动使能信号为高电平则开启数字同步信号，若识别到手动使能信号为低电平则关闭数字同步信号。
11、于本申请的第一方面的一些实施例中，用于控制数字同步信号的相位；当jesd204b通信协议工作在子类0的操作模式时，所述延时控制信号为n比特信号，所述数字同步信号的方波周期是系统时钟周期的2n倍，且相位移动范围是(0～2n-1)。
12、如上所述，本申请的一种数字同步系统，具有以下有益效果：本申请可以真正做到一个数字同步信号sysref，实现自动模式下匹配jesd204b的建链情况，在其断链时不断发出同步信号进行射频芯片与fpga或基带数据芯片同步。实现手动模式下根据使能高低电平情况选择是否发生数字同步信号sysref。最后，该数字同步信号sysref满足了全相位可控，可以灵活适应不同使用场景。在正常使用中，可以使得多芯片、多设备间同步变得比较简单，不需要额外的时钟芯片发数字同步信号，同时由射频收发芯片内部自定义生成的数字同步信号sysref，与芯片处于同一时钟域，不需要额外的硬件资源进行跨时钟域同步，也有更好的时序表现。
本文档来自技高网...【技术保护点】
1.一种数字同步系统，其特征在于，包括：
2.根据权利要求1所述的数字同步系统，其特征在于，所述数字同步信号通过串行外设接口控制。
3.根据权利要求2所述的数字同步系统，其特征在于，所述系统通过1bit串行外设接口信号来控制自动模式或手动模式；其中，在自动模式下，通过同步输入信号来控制所述数字同步信号的使能和禁用；所述同步输入信号由接收端发向发送端；在手动模式下，通过手动使能电平来控制所述数字同步信号的使能和禁用。
4.根据权利要求1所述的数字同步系统，其特征在于，在自动模式下，所述发送端在识别到建链标识后自动关闭所述数字同步信号。
5.根据权利要求1所述的数字同步系统，其特征在于，在自动模式下，所述发送端在识别到断链标识后自动打开所述数字同步信号。
6.根据权利要求3所述的数字同步系统，其特征在于，所述建链标识由接收端发向发送端的同步输入信号表示，当所述同步输入信号呈高电平时表示已建链。
7.根据权利要求6所述的数字同步系统，其特征在于，所述断链标识为所述同步输入信号呈低电平且持续时间达到阈值。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。