【技术实现步骤摘要】
本专利技术涉及电路领域，尤其涉及一种自恢复保持单元及功耗管理模块库。
技术介绍
1、随着微电子技术的迅猛发展，最突出的表现是特征尺寸的不断缩小，集成度遵从摩尔定律不断提高，片上系统(system on chip，soc)成为发展的必要趋势。芯片需要更快的处理速度和更小的尺寸，系统功能的增强和复杂性对低功耗设计也提出了新的要求。
2、功耗管理模块库(power management kit，pmk)属于电源门控技术，是用来配合标准模块库一起，进行低功耗的先进设计。通常而言，功耗管理模块库包括电源门控单元(power switch cell)、隔离单元(isolation cell)、高压到低压和低压到高压的电压转换单元(level shifter cell)和自恢复保持单元(retention cell)等。
3、然而，目前的自恢复保持单元的性能仍有待提高。
技术实现思路
1、本专利技术解决的问题是提供一种自恢复保持单元及功耗管理模块库，能够提高自恢复保持单元的性能。
2、为解决上述问题，本专利技术提供了一种自恢复保持单元，包括：
3、信号产生模块，与数据保持模块耦接，适于接收预设的第一电源电压信号；根据所述第一电源电压信号，生成与所述第一电源电压信号具有相同逻辑电平的保持控制信号；
4、数据保持模块，还与触发器模块耦接，适于接收所述保持控制信号；在所述保持控制信号具有第二逻辑电平时，对所述第一电源电压信号具有第一逻辑电平时
5、所述触发器模块，适于接收输入信号、时钟信号和所述保持控制信号；在保持控制信号具有第一逻辑电平且所述时钟信号具有第一逻辑电平时，获取上一周期接收的输入信号并输出；在保持控制信号具有第一逻辑电平且时钟信号具有第二逻辑电平时，获取所述数据保持模块中保持的输出信号并输出。
6、可选地，所述信号产生模块，适于在供电端接收的第一电源电压信号具有第一逻辑电平时，生成具有第一逻辑电平的保持控制信号；在供电端接收到的第一电源电压信号具有第二逻辑电平时，生成具有第二逻辑电平的保持控制信号。
7、可选地，所述触发器模块包括相互耦接的第一锁存器和第二锁存器：
8、第一锁存器，适于接收所述输入信号和所述时钟信号；在所述时钟信号具有第一逻辑电平时，获取上一周期接收的输入信号并锁存；在所述时钟信号具有第二逻辑电平时，获取所述输入信号并输出；
9、第二锁存器，适于接收所述第一锁存器的输出信号、所述时钟信号和所述保持控制信号；在保持控制信号具有第一逻辑电平或第二逻辑电平且所述时钟信号具有第一逻辑电平时，获取所述第一锁存器的输出信号并输出；在保持控制信号具有第一逻辑电平且时钟信号具有第二逻辑电平时，获取所述数据保持模块中保持的输出信号并输出。
10、可选地，所述第一锁存器包括：
11、反相选通电路，与第一传输门耦接，适于接收所述输入信号和选通控制信号；在所述选通控制信号具有第二逻辑电平时，将所述输入信号进行反相处理，输出反相输入信号；
12、第一传输门，还与第一锁存电路耦接，适于接收所述反相选通电路的输出信号和所述时钟信号；在所述时钟信号具有第二逻辑电平时，获取反相选通电路的输出信号并输出；
13、第一锁存电路，适于接收所述第一传输门的输出信号和所述时钟信号；在所述时钟信号具有第一逻辑电平时，将所述第一传输门的输出信号进行锁存；在所述时钟信号具有第二逻辑电平时，将所述第一传输门的输出信号进行反相输出。
14、可选地，所述反相选通电路包括第一反相器、第二反相器、第二传输门和第三传输门；
15、所述第一反相器的输入端作为所述反相选通电路的第一输入端或与所述反相选通电路的第一输入端耦接，且用于接收预设的数据信号，所述第一反相器的输出端与所述第二传输门的输入端耦接，所述第二传输门的控制端用于接收所述反相选通控制信号，所述第二传输门的反相控制端用于接收选通控制信号，所述第二传输门的输出端作为所述反相选通电路的输出端或与所述反相选通电路的输出端耦接；
16、所述第二反相器的输入端作为所述反相选通电路的第二输入端或与所述反相选通电路的第二输入端耦接，且用于接收预设的扫描信号，所述第二反相器的输出端与所述第三传输门的输入端耦接，所述第三传输门的控制端用于接收所述选通控制信号，所述第三传输门的反相控制端用于接收所述反相选通控制信号，所述第三传输门的输出端作为所述反相选通电路的输出端或与所述反相选通电路的输出端耦接。
17、可选地，所述第一传输门的供电端、所述第一反相器的供电端、所述第二反相器的供电端、所述第二传输门的供电端和所述第三传输门的供电端分别用于接收所述第一电源电压信号。
18、可选地，所述第一锁存电路包括第三反相器、第四反相器和第四传输门；
19、所述第三反相器的输入端作为所述第一锁存电路的输入端或与所述第一锁存电路的输入端耦接，且与所述第四传输门的输出端耦接，所述第三反相器的输出端作为所述第一锁存电路的输出端或与所述第一锁存电路的输出端耦接，且与所述第四反相器的输入端耦接，所述第四反相器的输出端与所述第四传输门的输入端耦接，所述第四传输门的控制端用于接收所述时钟信号，所述第四传输门的反相控制端用于接收所述反相时钟信号。
20、可选地，所述第三反相器的供电端、所述第四反相器的供电端和所述第四传输门的供电端分别用于接收所述第一电源电压信号。
21、可选地，所述第二锁存器包括：
22、第二锁存电路，分别与第五传输门和第六反相器耦接，适于接收所述第一锁存器的输出信号、所述保持控制信号和所述时钟信号；在所述保持控制信号具有第一逻辑电平且所述时钟信号具有第二逻辑电平时，获取所述数据保持模块中保持的输出信号并锁存；
23、第五反相器，还与第五传输门耦接，适于接收所述第一锁存电路的输出信号；将所述第一锁存电路的输出信号进行反相并输出；
24、第五传输门，还与第六反相器耦接，适于接收所述第五反相器的输出信号和所述时钟信号；在所述时钟信号具有第一逻辑电平时，获取所述第五反相器的输出信号并输出；
25、第六反相器，适于接收所述第五传输门的输出数据或所述第二锁存电路的输出数据；将所述第五传输门的输出数据所述第二锁存电路的输出数据进行反相并输出。
26、可选地，所述第二锁存电路包括第六传输门、第七反相器、第七传输门和第八反相器；
27、所述第六传输门的输入端作为所述第二锁存电路的输入端和输出端或与所述第二锁存电路的输入端和输出端耦接，所述第六传输门的控制端用于接收所述保持控制信号，所述第六传输门的反相控制端用于接收反相保持控制信号，所述第六传输门的输出端与所述第七反相器的输入端耦接，所述第七反相器的输出端与所述第八反相器的输入端耦接；
28、所述第八反相器的输出端与所述第七传输门的输入端耦本文档来自技高网...
【技术保护点】
1.一种自恢复保持单元，其特征在于，包括：
2.根据权利要求1所述的自恢复保持单元，其特征在于，所述信号产生模块，适于在供电端接收的第一电源电压信号具有第一逻辑电平时，生成具有第一逻辑电平的保持控制信号；在供电端接收到的第一电源电压信号具有第二逻辑电平时，生成具有第二逻辑电平的保持控制信号。
3.根据权利要求1所述的自恢复保持单元，其特征在于，所述触发器模块包括相互耦接的第一锁存器和第二锁存器：
4.根据权利要求3所述的自恢复保持单元，其特征在于，所述第一锁存器包括：
5.根据权利要求4所述的自恢复保持单元，其特征在于，所述反相选通电路包括第一反相器、第二反相器、第二传输门和第三传输门；
6.根据权利要求5所述的自恢复保持单元，其特征在于，所述第一传输门的供电端、所述第一反相器的供电端、所述第二反相器的供电端、所述第二传输门的供电端和所述第三传输门的供电端分别用于接收所述第一电源电压信号。
7.根据权利要求4所述的自恢复保持单元，其特征在于，所述第一锁存电路包括第三反相器、第四反相器和第四传输门；
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。