【技术实现步骤摘要】
本专利技术涉及半导体器件，具体涉及一种短路耐量增强的碳化硅分裂沟槽栅mosfet器件及其制造方法。
技术介绍
1、碳化硅(siliconcarbide，sic)作为第三代宽禁带半导体材料，具有禁带宽度大、击穿场强高、热导率高、载流子饱和迁移率高等优秀材料特性，十分适合用于高温大功率应用，可以显著提高电力电子系统效率、降低系统损耗、提升功率密度、减小系统体积以及提高系统高温稳定性，因此sic mosfet是目前sic功率器件中最为重要的一种器件，其可以在达到数kv耐压的同时，保持较低的导通电阻，此外作为单极器件，相较于si igbt这类双极型开关器件，天然具有开关速度快、开关损耗低的优势，然而，sicmosfet器件最大的问题在于sic/sio2界面态密度过高，导致sicmosfet沟道迁移率很低(约为20cm2v–1s–1)，这带来了很大的沟道电阻，严重影响了sic mosfet器件的性能，现有技术中通常采用沟槽栅结构改善这一问题。
2、如公开号cn114597130b的专利文件公开了一种基于分裂栅的碳化硅mosfet器件及其制造方法，将第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，第二沟槽结构的宽度小于第一沟槽结构的宽度；所述第一导电类型重掺杂区深入第二导电类型体区；第一沟槽结构和第二沟槽结构内表面形成二氧化硅；二氧化硅上淀积多晶硅，形成多晶硅栅。通过第一沟槽结构和第二沟槽结构形成了mosfet的t型分裂栅沟槽结构，缩小了mosfet器件元胞的尺寸
3、如公开号为cn117457739a的专利文件公开了一种沟槽栅sic mosfet器件结构及制备方法，通过在栅极介质层中间插入氧化铪(hfo2)的方式，形成第一栅极介质层、第二栅极介质层与第三栅极介质层的三明治结构的栅氧层；由于氧化铪(hfo2)这一高介电常数材料的加入，在栅极介质层厚度一定的条件下，提升了栅氧电容(cox)，有效降低了沟道电阻(rch)；由于加入了包括一氧化铪的第二栅极介质层，充当了一部分栅氧的厚度，因而，还可以在保证栅氧层整体厚度一定的情况下，实现第一栅极介质层的厚度的减薄，从而减小了sic/sio2界面缺陷，提升器件的栅氧耐压能力；同时hfo2并未直接与栅极多晶硅层接触，而是其表面的第三栅极介质层作为二者之间的过渡，避免了二者直接接触会产生的“费米钉扎现象”。
4、但是，在电路出现故障短路的状态下，上述现有技术碳化硅mosfet器件均存在以下问题：
5、(1)sic沟槽mosfet器件的导通电阻很低，在电路出现故障，器件处在短路工作状态时，sic沟槽mosfet器件的功率密度十分高，温度上升非常剧烈，器件很快就会达到热击穿温度，因此sic沟槽mosfet器件的短路耐受时间很短，一般只有1到2个微秒，器件和电力电子系统的可短路保护能力较差；
6、(2)短路状态下，sic沟槽mosfet器件栅极开启的同时，还承受了很高的漏源电压(即系统电源电压)，器件进入饱和导通状态，漏源电路极高，导致器件温度急剧上升，最终导致失效烧毁。
技术实现思路
1、针对现有技术存在的问题，本专利技术提供了一种短路耐量增强的碳化硅分裂沟槽栅mosfet器件及其制造方法，在源极副栅和限流副沟道的作用下，在不影响器件导通电阻的情况下，显著降低器件饱和电流，提高器件短路耐受能力，同时有效降低器件开关损耗。
2、本专利技术是这样实现的，一种短路耐量增强的sic沟槽分裂栅mosfet器件，包括漏极金属层，在漏极金属层上方依次设置碳化硅n+衬底和碳化硅n-外延层，碳化硅n-外延层上方为第一pbase区，第一pbase区上方为第二pbase区，所述第一pbase区的右上角和右下角分别设置了第二nwell区和nbase区，所述碳化硅n-外延层、第一pbase区和第二pbase区的右侧设置有沟槽区域，所述沟槽区域由上至下设置主栅极和源极副栅，所述nbase区与源极副栅之间形成限流副沟道；
3、所述碳化硅n-外延层的左上角和右上角分别设置pshield区和第一nwell区；
4、所述源极副栅、主栅极与碳化硅n-外延层、第一pbase区及第二pbase区之间通过栅氧化层隔离；
5、所述第二pbase区上端左侧和右侧分别设有p+欧姆接触区和n+欧姆接触区；
6、所述p+欧姆接触区和n+欧姆接触区的上端面覆盖有源极金属层，主栅极上方具有栅极金属层，源极金属层和栅极金属层之间不接触且通过场氧介质层隔离。
7、进一步：所述pshield区峰值浓度5e18cm-3，宽度为0.5～0.6μm，深度为0.4～0.6μm。
8、进一步：所述第一nwell区峰值浓度8e17cm-3，宽度为0.5～1μm，深度为0.3～0.4μm。
9、进一步：所述第二nwell区，峰值浓度8e17cm-3，宽度为0.5～1μm，深度为0.4～0.5μm。
10、进一步：所述第一pbase区和第二pbase区均由外延形成，第一pbase区外延浓度≥2e17cm-3，厚度0.9～1μm，第二pbase区外延≥浓度8e16cm-3，厚度0.9～1μm。
11、进一步：所述p+欧姆接触区浓度≥1e19cm-3，深度0.2～0.3μm，宽度0.5～0.6μm，所述n+欧姆接触区浓度≥1e19cm-3，深度0.2～0.3μm，宽度0.9～1μm。
12、进一步：所述nbase区峰值浓度3e17cm-3，宽度0.2～0.4μm，厚度0.5～0.6μm。
13、进一步：所述漏极金属层、源极金属层、栅极金属层为镍、钛、铝的一种或其合金。
14、进一步：所述主栅极、源极副栅宽度为0.4～0.5μm，厚度为0.9～1μm，主栅极和源极副栅之间的栅氧化层厚度为0.2～0.3μm。
15、为实现本专利技术的目的，本专利技术还提供一种所述短路耐量增强的sic沟槽分裂栅mosfet器件的制造方法，包括以下步骤：
16、s1：清洗碳化硅n+衬底片后，在碳化硅n+衬底片上通过外延形成碳化硅n-外延层；
17、s2：在碳化硅n-外延层的左上角通过离子注入形成pshield区，在碳化硅n-外延层的右上角通过离子注入形成第一nwell区；
18、s3：在碳化硅n-外延层上通过再次外延形成第一pbase区；
19、s4：在第一pbase区的右下角通过离子注入形成浓度分布均匀呈箱型分布的nbase区，在第一pbase区的右上角通过离子注入形成浓度分布均匀呈箱型分布的第二nwell区；
20、s5：在第一pbase区上再次通过外延形成第二pbase区；
21、s6：在第二pbase区内部左上角通过离子注本文档来自技高网...
【技术保护点】
1.一种短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：包括漏极金属层(1)，在漏极金属层(1)上方依次设置碳化硅N+衬底(2)和碳化硅N-外延层(3)，碳化硅N-外延层(3)上方为第一Pbase区(5)，第一Pbase区(5)上方为第二Pbase区(6)，所述第一Pbase区(5)的右上角和右下角分别设置了第二Nwell区(9)和Nbase区(8)，所述碳化硅N-外延层(3)、第一Pbase区(5)和第二Pbase区(6)的右侧设置有沟槽区域，所述沟槽区域由上至下设置主栅极(14)和源极副栅(12)，所述Nbase区(8)与源极副栅(12)之间形成限流副沟道；
2.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述Pshield区(4)峰值浓度5e18cm-3，宽度为0.5～0.6μm，深度为0.4～0.6μm。
3.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述第一Nwell区(7)峰值浓度8e17cm-3，宽度为0.5～1μm，深度为0.3～0.4μm。
4.
5.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述第一Pbase区(5)和第二Pbase区(6)均由外延形成，第一Pbase区(5)外延浓度≥2e17cm-3，厚度0.9～1μm，第二Pbase区(6)外延≥浓度8e16cm-3，厚度0.9～1μm。
6.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述P+欧姆接触区(10)浓度≥1e19cm-3，深度0.2～0.3μm，宽度0.5～0.6μm，所述N+欧姆接触区(11)浓度≥1e19cm-3，深度0.2～0.3μm，宽度0.9～1μm。
7.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述Nbase区(8)峰值浓度3e17cm-3，宽度0.2～0.4μm，厚度0.5～0.6μm。
8.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述漏极金属层(1)、源极金属层(17)、栅极金属层(15)为镍、钛、铝的一种或其合金。
9.如权利要求1所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于：所述主栅极(14)、源极副栅(12)宽度为0.4～0.5μm，厚度为0.9～1μm，主栅极和源极副栅之间的栅氧化层厚度为0.2～0.3μm。
10.一种短路耐量增强的SiC沟槽分裂栅MOSFET器件的制造方法用于制造权利要求1-9任意一项所述的短路耐量增强的SiC沟槽分裂栅MOSFET器件，其特征在于，包括以下步骤：
...【技术特征摘要】
1.一种短路耐量增强的sic沟槽分裂栅mosfet器件，其特征在于：包括漏极金属层(1)，在漏极金属层(1)上方依次设置碳化硅n+衬底(2)和碳化硅n-外延层(3)，碳化硅n-外延层(3)上方为第一pbase区(5)，第一pbase区(5)上方为第二pbase区(6)，所述第一pbase区(5)的右上角和右下角分别设置了第二nwell区(9)和nbase区(8)，所述碳化硅n-外延层(3)、第一pbase区(5)和第二pbase区(6)的右侧设置有沟槽区域，所述沟槽区域由上至下设置主栅极(14)和源极副栅(12)，所述nbase区(8)与源极副栅(12)之间形成限流副沟道；
2.如权利要求1所述的短路耐量增强的sic沟槽分裂栅mosfet器件，其特征在于：所述pshield区(4)峰值浓度5e18cm-3，宽度为0.5～0.6μm，深度为0.4～0.6μm。
3.如权利要求1所述的短路耐量增强的sic沟槽分裂栅mosfet器件，其特征在于：所述第一nwell区(7)峰值浓度8e17cm-3，宽度为0.5～1μm，深度为0.3～0.4μm。
4.如权利要求1所述的短路耐量增强的sic沟槽分裂栅mosfet器件，其特征在于：所述第二nwell区(9)，峰值浓度8e17cm-3，宽度为0.5～1μm，深度为0.4～0.5μm。
5.如权利要求1所述的短路耐量增强的sic沟槽分裂栅mosfet器件，其特征在于：所述第一pb...
【专利技术属性】
技术研发人员：陈航，李欢，吴登昊，孙旭，李双双，陈涛，迟鸿燕，
申请(专利权)人：中国振华集团永光电子有限公司国营第八七三厂，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。