【技术实现步骤摘要】
所属的技术人员知道，本专利技术可以实现为系统、方法或计算机程序产品，因此，本公开可以具体实现为以下形式，即：可以是完全的硬件、也可以是完全的软件(包括固件、驻留软件、微代码等)，还可以是硬件和软件结合的形式，本文一般称为“电路”、“模块”或“系统”。此外，在一些实施例中，本专利技术还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是一一但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(ram)，只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。尽管上面已经示出和描述了本专利技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本专利技术的限制，本领域的普通技术人员在本专利技术的范围内可以对上述实施例进行变化、修改、替换和变型。
技术介绍
1、芯片在测试过程中，测试机端引出的多根排线需要人工接到探卡pcb上的接口，连接需要一一对应，否则会造成误
2、现有检查方式多为人工或者半人工，第一，人工检查效率低，且人员出错概率大；第二，如果测试开始时已经确认排线插好以后，测试中如果发生异常调试时，可能会重插排线，如果插线错误，并未进行人工或半人工检查，或者人工疏忽未发现异常，会导致排线插错。排线插错会导致芯片被误测，好坏品结果混乱，甚至烧坏芯片。
3、因此，亟需提供一种技术方案解决上述问题。
技术实现思路
1、为解决上述技术问题，本专利技术提供了一种芯片测试过程中的排线连接检查方法、系统、设备和介质。
2、第一方面，本专利技术提供一种芯片测试过程中的排线连接检查方法，该方法的技术方案如下：
3、在连接有测试机排线插槽、探卡排线插槽与测试电阻的任一电路中，检测该电路中的测试电阻的当前测量电阻值，并根据所述任一电路中的测试机排线插槽对应的目标电阻值与当前测量电阻值的对比结果，确定该电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；
4、遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；其中，每个测试机排线插槽对应的目标电阻值的取值各不相同。
5、本专利技术的一种芯片测试过程中的排线连接检查方法的有益效果如下：
6、本专利技术的方法提高了芯片测试过程中的排线连接检查的效率与准确率，确保芯片不被错误上电，进而避免芯片误测和烧坏情况发生。
7、在上述方案的基础上，本专利技术的一种芯片测试过程中的排线连接检查方法还可以做如下改进。
8、在一种可选的方式中，检测任一电路中的测试电阻的当前测量电阻值的步骤，包括：
9、对所述任一电路中测试机排线插槽的vi源施加电压并测量电流，根据欧姆定律计算得到该电路中的测试电阻的当前测量电阻值。
10、在一种可选的方式中，所有的测试机排线插槽包括：第一测试机排线插槽、第二测试机排线插槽、第三测试机排线插槽和第四测试机排线插槽；所有的探卡排线插槽包括：第一探卡排线插槽、第二探卡排线插槽、第三探卡排线插槽和第四探卡排线插槽。
11、在一种可选的方式中，所述第一测试机排线插槽对应的目标电阻值为：所述第一测试机排线插槽对应的所述第一探卡排线插槽所连接的测试电阻的电阻值；所述第二测试机排线插槽对应的目标电阻值为：所述第二测试机排线插槽对应的所述第二探卡排线插槽所连接的测试电阻的电阻值；所述第三测试机排线插槽对应的目标电阻值为：所述第三测试机排线插槽对应的所述第三探卡排线插槽所连接的测试电阻的电阻值；所述第四测试机排线插槽对应的目标电阻值为：所述第四测试机排线插槽对应的所述第四探卡排线插槽所连接的测试电阻的电阻值。
12、在一种可选的方式中，遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确的步骤，包括：
13、在探卡对芯片进行的每次测试之前，遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；
14、若所有的排线均连接正确，则控制探卡对芯片执行该次测试。
15、第二方面，本专利技术提供一种芯片测试过程中的排线连接检查系统，该系统的技术方案如下：
16、包括：第一检查模块和第二检查模块；
17、所述第一检查模块用于：在连接有测试机排线插槽、探卡排线插槽与测试电阻的任一电路中，检测该电路中的测试电阻的当前测量电阻值，并根据所述任一电路中的测试机排线插槽对应的目标电阻值与当前测量电阻值的对比结果，确定该电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；
18、所述第二检查模块用于：遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；其中，每个测试机排线插槽对应的目标电阻值的取值各不相同。
19、本专利技术的一种芯片测试过程中的排线连接检查系统的有益效果如下：
20、本专利技术的系统提高了芯片测试过程中的排线连接检查的效率与准确率，确保芯片不被错误上电，进而避免芯片误测和烧坏情况发生。
21、在上述方案的基础上，本专利技术的一种芯片测试过程中的排线连接检查系统还可以做如下改进。
22、在一种可选的方式中，所述第一检查模块中的检测任一电路中的测试电阻的当前测量电阻值的步骤，包括：
23、对所述任一电路中测试机排线插槽的vi源施加电压并测量电流，根据欧姆定律计算得到该电路中的测试电阻的当前测量电阻值。
24、在一种可选的方式中，所有的测试机排线插槽包括：第一测试机排线插槽、第二测试机排线插槽、第三测试机排线插槽和第四测试机排线插槽；所有的探卡排线插槽包括：第一探卡排线插槽、第二探卡排线插槽、第三探卡排线插槽和第四探卡排线插槽。
25、第三方面，本专利技术的一种电子设备的技术方案如下：
26、包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的程序，所述处理器执行所述程序时实现如本专利技术的芯片测试过程中的排线连接检查方法的步骤。
27、第四方面，本专利技术提供的一种计算机可读存储介质的技术方案如下：
28、计算机可读存储介质中存储有指令，当计算机可读存储介质读取所述指令时，使所述计算机可读存储介质执行如本专利技术的芯片测试过程中的排线连接检本文档来自技高网...
【技术保护点】
1.一种芯片测试过程中的排线连接检查方法，其特征在于，包括：
2.根据权利要求1所述的芯片测试过程中的排线连接检查方法，其特征在于，检测任一电路中的测试电阻的当前测量电阻值的步骤，包括：
3.根据权利要求1所述的芯片测试过程中的排线连接检查方法，其特征在于，所有的测试机排线插槽包括：第一测试机排线插槽、第二测试机排线插槽、第三测试机排线插槽和第四测试机排线插槽；所有的探卡排线插槽包括：第一探卡排线插槽、第二探卡排线插槽、第三探卡排线插槽和第四探卡排线插槽。
4.根据权利要求3所述的芯片测试过程中的排线连接检查方法，其特征在于，所述第一测试机排线插槽对应的目标电阻值为：所述第一测试机排线插槽对应的所述第一探卡排线插槽所连接的测试电阻的电阻值；所述第二测试机排线插槽对应的目标电阻值为：所述第二测试机排线插槽对应的所述第二探卡排线插槽所连接的测试电阻的电阻值；所述第三测试机排线插槽对应的目标电阻值为：所述第三测试机排线插槽对应的所述第三探卡排线插槽所连接的测试电阻的电阻值；所述第四测试机排线插槽对应的目标电阻值为：所述第四测试机排线插槽对应的所述第四
5.根据权利要求1至4任一项所述的芯片测试过程中的排线连接检查方法，其特征在于，遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确的步骤，包括：
6.一种芯片测试过程中的排线连接检查系统，其特征在于，包括：第一检查模块和第二检查模块；
7.根据权利要求6所述的芯片测试过程中的排线连接检查系统，其特征在于，所述第一检查模块中的检测任一电路中的测试电阻的当前测量电阻值的步骤，包括：
8.根据权利要求6所述的芯片测试过程中的排线连接检查系统，其特征在于，所有的测试机排线插槽包括：第一测试机排线插槽、第二测试机排线插槽、第三测试机排线插槽和第四测试机排线插槽；所有的探卡排线插槽包括：第一探卡排线插槽、第二探卡排线插槽、第三探卡排线插槽和第四探卡排线插槽。
9.一种电子设备，其特征在于，所述电子设备包括处理器，所述处理器与存储器耦合，所述存储器中存储有至少一条计算机程序，所述至少一条计算机程序由所述处理器加载并执行，以使所述电子设备实现如权利要求1至5任一项所述的芯片测试过程中的排线连接检查方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有至少一条计算机程序，所述至少一条计算机程序由处理器加载并执行，以使计算机可读存储介质实现如权利要求1至5任一项所述的芯片测试过程中的排线连接检查方法。
...【技术特征摘要】
1.一种芯片测试过程中的排线连接检查方法，其特征在于，包括：
2.根据权利要求1所述的芯片测试过程中的排线连接检查方法，其特征在于，检测任一电路中的测试电阻的当前测量电阻值的步骤，包括：
3.根据权利要求1所述的芯片测试过程中的排线连接检查方法，其特征在于，所有的测试机排线插槽包括：第一测试机排线插槽、第二测试机排线插槽、第三测试机排线插槽和第四测试机排线插槽；所有的探卡排线插槽包括：第一探卡排线插槽、第二探卡排线插槽、第三探卡排线插槽和第四探卡排线插槽。
4.根据权利要求3所述的芯片测试过程中的排线连接检查方法，其特征在于，所述第一测试机排线插槽对应的目标电阻值为：所述第一测试机排线插槽对应的所述第一探卡排线插槽所连接的测试电阻的电阻值；所述第二测试机排线插槽对应的目标电阻值为：所述第二测试机排线插槽对应的所述第二探卡排线插槽所连接的测试电阻的电阻值；所述第三测试机排线插槽对应的目标电阻值为：所述第三测试机排线插槽对应的所述第三探卡排线插槽所连接的测试电阻的电阻值；所述第四测试机排线插槽对应的目标电阻值为：所述第四测试机排线插槽对应的所述第四探卡排线插槽所连接的测试电阻的电阻值。
5.根据权利要求1至4任一项所述的芯片测试过程中的排线连接检查方法，其特征在于，遍历所...
【专利技术属性】
技术研发人员：阚紫为，刘海涛，
申请(专利权)人：浙江确安科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。