本申请涉及集成电路技术领域，公开一种用于非易失存储器的测试方法，包括：接收测试启动指令，配置测试时钟为非易失存储器的第二时钟，并在第二时钟下配置待读取测试数据的地址；切换测试时钟为非易失存储器的第一时钟；其中，第一时钟表示内部时钟，第二时钟表示外设时钟；在第一时钟下，根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域；在测试数据存储完成后，切换测试时钟为非易失存储器的第二时钟；在第二时钟下，从缓存区域读取并输出测试数据以根据测试数据进行验证测试。该方法能够保证非易失存储器读取通路测试操作的同步性。本申请还公开一种用于非易失存储器的测试装置及测试设备。
【技术实现步骤摘要】
本申请涉及集成电路，例如涉及一种用于非易失存储器的测试方法及装置、测试设备。
技术介绍
1、目前，在集成电路
，非易失性存储器的读取通路测试至关重要。如何保证读取通路测试的准确性，成为当前亟需解决的技术难题。
2、为了保证读取通路测试的准确性，相关技术公开了一种非易失存储器的测试方法，从输入输出端口进入的信号经过地址组合逻辑电路后采用地址锁存器进行锁存；根据锁存后的地址从非易失存储器阵列中读取数据；读取的数据经过输出通路进行选择后传输至输入输出锁存器；输出锁存器中的数据经过输入输出端口输出至外部端口。
3、在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：
4、不同测试场景下，非易失存储器的内部时钟和外部时钟不一定同步。若内部时钟和外部时钟不同步，则相关技术从非易失存储器阵列输出至外部端口的数据与期望的数据在时钟上存在偏差，影响测试操作的同步性和准确性。
5、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
2、本公开实施例提供了一种用于非易失存储器的测试方法、装置和测试设备，以保证非易失存储器读取通路测试操作的同步性。
>3、在一些实施例中，所述方法包括：接收测试启动指令，配置测试时钟为非易失存储器的第二时钟，并在第二时钟下配置待读取测试数据的地址；切换测试时钟为非易失存储器的第一时钟；其中，第一时钟表示内部时钟，第二时钟表示外设时钟；在第一时钟下，根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域；在测试数据存储完成后，切换测试时钟为非易失存储器的第二时钟；在第二时钟下，从缓存区域读取并输出测试数据以根据测试数据进行验证测试。4、可选地，测试数据的类型为地址或者数据。
5、在一些实施例中，在第一时钟下，根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域，包括：解析测试启动指令，确定读取模式；根据待读取测试数据的地址，确定非易失存储器的测试数据；在第一时钟下，按照读取模式所对应的读时序，从非易失存储器读取待读取测试数据；存储测试数据至缓存区域。
6、可选地，读取模式包括两线读指令或者四线读指令，且两线读指令对应第一读时序，四线读指令对应第二读时序。
7、在一些实施例中，还包括：从非易失存储器读取测试数据后，对测试数据进行数据压缩处理，获得压缩后的测试数据；将压缩后的测试数据存储至缓存区域。
8、可选地，对测试数据进行数据压缩处理，包括：基于数据压缩算法对测试数据进行数据压缩处理。
9、在一些实施例中，在第二时钟下，输出测试数据，包括：在第二时钟下，通过单个输入输出端口输出测试数据。
10、在一些实施例中，还包括：在第二时钟下，从缓存区域读取并输出测试数据以根据测试数据进行验证测试后，获得预期数据；根据测试数据与预期数据的匹配情况，验证非易失存储器读取通路的性能。
11、在一些实施例中，按照以下方式配置第一时钟：获得第二时钟的时钟频率上限阈值；以大于或者等于时钟频率上限阈值的时钟频率配置第一时钟的时钟频率上限值。
12、在一些实施例中，所述装置，包括处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如上述的用于非易失存储器的测试方法。
13、在一些实施例中，所述装置，测试时与存储有测试数据的非易失存储器阵列连接，包括时钟选择器，被配置为：接收测试启动指令后，配置测试时钟为非易失存储器的第二时钟，以在第二时钟下配置待读取测试数据的地址；切换测试时钟为非易失存储器的第一时钟以在第一时钟下根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域；在测试数据存储完成后，切换测试时钟为非易失存储器的第二时钟，以在第二时钟下从缓存区域读取测试数据，并输出测试数据以根据测试数据进行验证测试。其中，第一时钟表示内部时钟，第二时钟表示外设时钟。
14、在一些实施例中，还包括地址锁存器、输入输出锁存器、压缩数据锁存器和测试锁存器、数据选择器的一种或多种，其中：地址锁存器，分别与非易失存储器阵列及时钟选择器电连接，被配置为在测试时钟下锁存选择后的待读取测试数据的地址；输入输出锁存器，与非易失存储器阵列的多个输入输出端口一一对应设置，且与非易失存储器阵列电连接，被配置为锁存从缓存区域读取的测试数据；压缩数据锁存器，分别与输入输出锁存器及时钟选择器电连接，被配置为在测试时钟下压缩从非易失存储区读取的测试数据以构成压缩后的测试数据，并存储压缩后的测试数据至缓存区域后输出至数据选择器；测试锁存器，被配置为按照第二时钟锁存待读取测试数据的地址；数据选择器，被配置为输出压缩后的测试数据。
15、在一些实施例中，所述测试设备，还包括：测试设备本体；如上述的用于非易失存储器的测试装置，安装于所述测试设备本体。
16、本公开实施例提供的用于非易失存储器的测试方法、装置和测试设备，可以实现以下技术效果：
17、本公开实施例接收测试启动指令后，配置测试时钟为非易失存储器的第二时钟并在第二时钟下配置待读取测试数据的地址，再切换测试时钟为非易失存储器的第一时钟，并在第一时钟下进行后续测试数据的读取、缓存操作。在测试数据存储完成后，切换测试时钟为非易失存储器的第二时钟以在第二时钟下从缓存区域读取并输出测试数据以根据测试数据进行验证测试。本公开实施例通过测试时钟的切换操作，确保测试阶段基于非易失存储器的内部时钟执行测试数据的读取和缓存，并按照外设时钟输出缓存的测试数据，从而保证非易失存储器读取通路测试操作的同步性。
18、以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
本文档来自技高网...
【技术保护点】
1.一种用于非易失存储器的测试方法，其特征在于，包括：
2.根据权利要求1所述的测试方法，其特征在于，在第一时钟下，根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域，包括：
3.根据权利要求2所述的测试方法，其特征在于，还包括：
4.根据权利要求1所述的测试方法，其特征在于，在第二时钟下，输出测试数据，包括：
5.根据权利要求1至4任一项所述的测试方法，其特征在于，还包括：
6.根据权利要求1至4任一项所述的测试方法，其特征在于，按照以下方式配置第一时钟：
7.一种用于非易失存储器的测试装置，包括处理器和存储有程序指令的存储器，其特征在于，所述处理器被配置为在运行所述程序指令时，执行如权利要求1至6任一项所述的用于非易失存储器的测试方法。
8.一种用于非易失存储器的测试装置，其特征在于，测试时与存储有测试数据的非易失存储器阵列连接，包括时钟选择器，被配置为：
9.根据权利要求8所述的测试装置，其特征在于，还包括地址锁存器、输入输出锁存器、压缩数据锁存器和测试锁存器、数据选择器的一种或多种，其中：
10.一种用于非易失存储器的测试设备，其特征在于，还包括：
...
【技术特征摘要】
1.一种用于非易失存储器的测试方法，其特征在于，包括：
2.根据权利要求1所述的测试方法，其特征在于，在第一时钟下，根据测试启动指令及待读取测试数据的地址从非易失存储器读取测试数据并存储至缓存区域，包括：
3.根据权利要求2所述的测试方法，其特征在于，还包括：
4.根据权利要求1所述的测试方法，其特征在于，在第二时钟下，输出测试数据，包括：
5.根据权利要求1至4任一项所述的测试方法，其特征在于，还包括：
6.根据权利要求1至4任一项所述的测试方法，其特征在于，按照以下方式配置第一时钟：<...
【专利技术属性】
技术研发人员：刘家齐，续素芬，黄金煌，
申请(专利权)人：北京紫光青藤微系统有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。