【技术实现步骤摘要】
本技术属于电子系统设计领域，更具体地，涉及用于计算布图规划(floorplan)上整个片上网络(noc)拓扑的合法和优化放置的快速增量过程的物理实现指导。
技术介绍
1、多处理器系统已经在通过noc进行通信的片上系统(soc)中实现。soc包括启动器知识产权(ip)和目标ip的实例。事务以分组的形式使用行业标准协议从启动器发送到一个或多个目标。连接到noc的启动器使用地址选择目标，向目标发送请求事务。noc解码地址并且将请求从启动器传送到目标。目标处理该事务并且发送响应事务，该响应事务由noc传送回启动器。
2、对于一组给定的性能要求，诸如源与目的地之间的连接性与延迟、各种元件的频率、noc逻辑及其相关联的路由(routing)(接线(wiring))的最大可用面积、源与目的地之间的最小吞吐量、针对noc的功耗要求以及附接到noc的元件在布图规划上的位置，创建用最少量的逻辑与接线满足所有要求的最佳noc是一项复杂的任务。这通常是芯片架构师或芯片设计者创建最佳noc的工作，并且这是一项困难且耗时的任务。除了这是一项艰巨的任务之外，每次需求发生变化时，都要修改noc的设计，诸如修改芯片布图规划、添加或删除ip组件或修改预期性能。因此，在芯片设计期间，需要使用任何工具频繁重复这项任务。
3、考虑一种用于在图形视图中在布图规划的顶部上编辑片上网络拓扑的软件工具。用户可以加载在没有物理信息(即没有布图规划)的情况下创建的现有片上网络拓扑，在这种情况下，网络元件在布图规划上没有初始位置。用户还可以修改布图规划上的拓扑
技术实现思路
1、根据本专利技术的各种实施例和方面，公开了一种工具，该工具允许交互式计算布图规划上现有拓扑的合法和优化放置。在拓扑编辑期间可以多次调用该工具，因为它速度很快。该工具还包括执行交互式计算的机器学习模型。此外，该工具还具有使用反馈来训练用于自动化和辅助拓扑分析和合成的机器学习模型的能力。
本文档来自技高网...【技术保护点】
1.一种用于通过元件放置的迭代来指导片上网络NoC的物理生成的方法，所述方法包括：
2.根据权利要求1所述的方法，其中针对每个未锁定元件的所述合法放置位置满足针对每个未锁定元件的约束和要求。
3.根据权利要求1所述的方法，其中所述精确定位包括任何未锁定元件相对于所述锁定元件的初始放置，从而在锁定元件与未锁定元件之间产生段。
4.根据权利要求3所述的方法，其中由于未锁定元件的放置，所得到的所述段中的至少一个段是非最佳的。
5.根据权利要求4所述的方法，还包括：重新调整所述至少一个未锁定元件的放置，以平衡所述段。
6.根据权利要求5所述的方法，其中所述未锁定元件沿着现有的段重新定位。
7.根据权利要求1所述的方法，其中机器学习模型使用针对要被放置在所述布图规划中的所述未锁定元件中的每个未锁定元件的约束来识别针对每个未锁定元件的所述合法放置位置。
8.根据权利要求1所述的方法，其中机器学习模型基于所述未锁定元件在所述布图规划中的所述放置来确定所述未锁定元件中的每个未锁定元件与所述锁定元件之间的段。>
9.一种用于在图形视图中将片上网络NoC拓扑编辑到布图规划上的设计工具，所述工具包括放置模块，所述放置模块识别所述布图规划上元件的全局放置与局部放置，以生成元件之间具有优化的路由连接的合法放置，
10.根据权利要求9所述的工具，其中所述放置模块确定所述第一锁定元件与所述组未锁定元件之间通信的第一路由路径。
11.根据权利要求9所述的工具，其中所述放置模块调整所述组未锁定元件在所述布图规划的至少一个连接区内的放置，以改进从所述至少一个锁定元件到所述锁定元件的路线的段。
12.根据权利要求9所述的工具，其中所述放置模块包括机器学习模型，所述机器学习模型被训练用于放置布图规划中的元件以构建片上网络NoC。
...【技术特征摘要】
1.一种用于通过元件放置的迭代来指导片上网络noc的物理生成的方法，所述方法包括：
2.根据权利要求1所述的方法，其中针对每个未锁定元件的所述合法放置位置满足针对每个未锁定元件的约束和要求。
3.根据权利要求1所述的方法，其中所述精确定位包括任何未锁定元件相对于所述锁定元件的初始放置，从而在锁定元件与未锁定元件之间产生段。
4.根据权利要求3所述的方法，其中由于未锁定元件的放置，所得到的所述段中的至少一个段是非最佳的。
5.根据权利要求4所述的方法，还包括：重新调整所述至少一个未锁定元件的放置，以平衡所述段。
6.根据权利要求5所述的方法，其中所述未锁定元件沿着现有的段重新定位。
7.根据权利要求1所述的方法，其中机器学习模型使用针对要被放置在所述布图规划中的所述未锁定元件中的每个未锁定元件的约束来识别针对每个未锁定元件的所述合法放置位置。...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。