【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，尤其涉及一种相变存储器的制造方法。
技术介绍
1、在半导体集成电路的制造中，尤其是在相变存储器的制造中，对光刻工艺的要求越来越高。如图8所示，在现有技术的相变存储器制造中，为了在gst(相变材料)层91上形成所需的图案，通常要在gst层91上依次形成tin(氮化钛)层92，sin(氮化硅)层93，碳hm(掩模)层94，sio2(二氧化硅)层97，arc层(抗反射层)95，以及pr(光阻)层96，从而形成积层体900。然后对pr层96进行光刻，从而形成图案化pr层。再通过图案化pr层依次对arc层95，sio2层97，碳hm层94，sin层93，tin层92以及gst层91进行刻蚀，从而形成图案化gst层。
2、其中，arc层95的作用是，在光刻工艺中吸收反射光，提高光刻精度。sio2层97的作用是，在碳hm层94的刻蚀工艺中作为掩模。因为pr层96和arc层95都比较软，无法作为碳hm层94的刻蚀工艺中的掩模，所以必须在arc层95下形成一层sio2层97，用sio2层97作为掩模对碳hm层94进行刻蚀。并且，sio2层97的厚度要比较厚，通常在80纳米以上。因为在对碳hm层94进行刻蚀时，sio2层97也会受到侵蚀从而慢慢变薄。如果sio2层97的厚度不够，则在碳hm层94被完全图案化之前，sio2层97就已经被完全侵蚀掉了，这样就不能起到掩模的作用了。另外，因为sio2层97的厚度比较大，所以在对sio2层97进行刻蚀时，也需要用比较厚的pr层96作为掩模，通常pr层96的厚
3、因此，业界亟需一种成本低、速度快的相变存储器的制造方法。
技术实现思路
1、本专利技术旨在提供一种成本低、速度快的相变存储器的制造方法。
2、本专利技术的相变存储器的制造方法包括：
3、积层体形成步骤，在半导体衬底上形成积层体，积层体包括从下至上依次形成的相变材料层，氮化钛层，氮化硅层，碳掩模层，含硅抗反射层，以及光阻层，其中，含硅抗反射层的厚度小于80纳米；
4、光刻步骤，对光阻层进行曝光显影，形成图案化光阻层；
5、第一刻蚀步骤，通过图案化光阻层对含硅抗反射层进行刻蚀，形成图案化含硅抗反射层；
6、第二刻蚀步骤，通过图案化含硅抗反射层对碳掩模层进行刻蚀，形成图案化碳掩模层；
7、第三刻蚀步骤，通过图案化碳掩模层对氮化硅层进行刻蚀，形成图案化氮化硅层；以及
8、第四刻蚀步骤，通过图案化氮化硅层对氮化钛层和相变材料层进行刻蚀，形成图案化氮化钛层和图案化相变材料层。
9、通过本专利技术的相变存储器的制造方法，可以降低制造成本，提高制造速度。
本文档来自技高网...【技术保护点】
1.一种相变存储器的制造方法，包括：
2.如权利要求1的相变存储器的制造方法，其特征在于，
【技术特征摘要】
1.一种相变存储器的制造方法，包括：
2...
【专利技术属性】
技术研发人员：陈庆鸿，邱宗钰，王志远，
申请(专利权)人：北京时代全芯存储技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。