【技术实现步骤摘要】
：本专利技术属于晶上系统领域，更具体地涉及晶上系统的晶圆级设计制造及集成方法。
技术介绍
0、
技术介绍
：
1、随着集成电路(ic)领域的迅速发展，高阶工艺节点逐步逼近主流硅基物理极限，摩尔定律已逐渐失效。针对摩尔定律难以为继的技术难题，学术界与产业界主要采用片上系统的芯片级集成技术(system on chip,soc)和晶上系统的晶圆级集成技术(system onwafer,sow)对摩尔定律进行补充与拓展。
2、片上系统的芯片级集成技术(soc)技术本质上是通过ic设计将相同工艺制造的不同功能芯片集成在一起。受制于半导体制造技术和半导体材料的性能，soc多依托转接板实现多功能器件异质集成，难以形成功能强大的独立系统。相比于soc各器件依托转接板的分立集成，晶上系统的晶圆级集成技术(sow)所使用的基板为标准尺寸半导体晶圆，其上可直接完成有源器件/无源器件的加工制备，结合整面晶圆的重布线rdl(re-distributedlayer)、硅通孔tsv(through silicon via)、晶圆级键合等工艺，实现诸如大规模计算芯粒、存储芯粒及散热模组等的电学互联与共晶圆集成，构建高集成度、高算力的晶上系统。
3、现今大规模晶上系统样品案例较少，且已有晶上系统案例仍局限于片上系统soc技术的分立集成，仅部分简单器件采用半导体晶圆整面加工工艺制备，缺乏在多器件制备中对整晶圆加工技术实际应用。晶上系统中若能相似工艺共晶圆制备异类芯粒的功能结构、多晶圆阵列键合形成高密度器件(芯粒)、晶圆级功能重构形
4、本专利技术公开了晶上系统的晶圆级设计制造及集成方法。通过相似工艺共晶圆制备异类芯粒的功能结构、多晶圆阵列键合形成高密度器件(芯粒)、晶圆级功能重构形成智能微系统等，基于现有半导体制造及封装技术将功能/传感器件(芯粒)、电学互联层、后端芯粒、散热模组集成为晶上系统。在所述晶上系统内，经后端芯粒发出逻辑控制指令后，可实现后端芯粒与功能/传感器件(芯粒)间信号传输与能量传递。后端芯粒与功能/传感器件(芯粒)有机组合后，不同功能/传感器件(芯粒)在不同后端芯粒控制下有不同的功能表现，实现晶上系统内多器件协同下的局域功能重构，大幅提升晶上系统的集成度与功能密度，实现智能化。
技术实现思路
0、
技术实现思路
：
1、针对现有技术的缺点或改进需求，本专利技术公开了晶上系统的晶圆级设计制造及集成方法，提升了后端芯粒(cpu、gpu、mcu等)与功能/传感器件(芯粒)的集成度，经后端芯粒输出指令调控功能/传感器件(芯粒)不同的功能表征，实现晶上系统内多器件协同下的局域功能重构，大幅提升已有晶上系统的多芯粒集成度与功能密度，实现智能化。
2、本专利技术提供晶上系统的晶圆级设计制造及集成方法以克服现有技术的不足，所述晶上系统为同尺寸多晶圆阵列堆叠结构，所述晶上系统的晶圆级设计制造及集成方法包括：
3、多阵列晶圆组合而成的功能/传感器件(芯粒)，包含功能/传感器件(芯粒)的外功能层晶圆、功能/传感器件(芯粒)的中功能层晶圆、功能/传感器件(芯粒)的内功能层晶圆；电学互联层，包含正反表面的rdl、连通电学互联层上下表面的分区阵列tsv；后端芯粒层，包含计算、通信、存储等芯粒以及供电端口；散热模组层，包含蛇形液冷通道、液冷入/出液口、与后端芯粒层图案互补的内陷散热凹槽。
4、进一步地，功能/传感器件(芯粒)的外功能层、中功能层、内功能层的功能分层制备后，将不同功能/传感器件(芯粒)中工艺相似的结构共晶圆制备,简化了工艺流程。同时，由于某些功能/传感器件(芯粒)存在难以在晶圆制备的结构，传统片上集成方法选择将此类器件在转接板机构上分立集成，此类集成度及功能密度较低。功能分层制备将难以在晶圆上制备的完整器件先分层制备，每层能具有完整器件的部分功能结构，后通过多层互连及电学互联层实现各层多个功能结构集成，实现功能/传感器件(芯粒)的完整功能，实现此类难以在单晶圆上制备的器件在晶上系统的晶圆级设计制造及集成。
5、进一步地，功能/传感器件(芯粒)的外功能层、中功能层、内功能层的功能分层不局限于三层，根据不同功能/传感器件(芯粒)的功能复杂程度或内部结构复杂程度，功能分层数目不相同；同时，根据功能/传感器件(芯粒)内部结构在晶圆上制备难度差异，功能分层数目也可差异化设计。
6、进一步地，所述功能/传感器件(芯粒)的外功能层、中功能层、内功能层中仅某一层上的结构无法实现完整的器件功能，将外功能层、中功能层、内功能层中部分结构经过tsv、rdl、bumps、焊锡球回流焊等电学连接后实现芯粒完整功能。
7、进一步地，所述功能/传感器件(芯粒)的外功能层上制备有多种功能/传感器件(芯粒)的外部结构，包含但不限于与外部环境有信息交互或能量传递的功能/传感结构。包含但不限于传感器芯片(温度传感器、压力传感器、湿度传感器、光传感器、加速度传感器等)的敏感层；或功能/传感器件(芯粒)的部分其它结构。
8、进一步地，所述功能/传感器件(芯粒)的中功能层包含但不限于功能/传感器件(芯粒)关键结构层，用以处理外功能层产生的电信号，放大器、滤波器、振荡器等模拟信号处理电路；逻辑门、存储器、计数器等数字信号处理电路；或功能/传感器件(芯粒)的部分其它结构。
9、进一步地，所述功能/传感器件(芯粒)的内功能层为实现完整功能所需的除外功能层与中功能层的其它结构，以作为功能层结构的补充，包含但不限于因外功能层与中功能层制备工艺不兼容而无法共晶圆制备的结构。
10、进一步地，所述功能/传感器件(芯粒)的外功能层、中功能层、内功能层晶圆上，距晶圆几何中心最远的四顶点处均制备有dummy chiplet。在dummy chiplet内无有效功能层，在整晶圆制备过程中，dummy chiplet用于平衡在整面晶圆分区域制备相似但不完全相同模组/器件后，在晶圆翘曲较大处产生的较大内应力，提升整面晶圆的结构稳定性。同时，dummy chiplet在多阵列晶圆键合时提供大面积、平整的键合位点，利于多晶圆键合的平整性。
11、进一步地，所述电学互联层包含晶圆上下双面rdl与阵列tsv。双面rdl实现晶圆双面水平电学互连以及将精细芯粒线路接点扇出，提供更多引脚数量与更大i/o触点间距；阵列tsv实现电学互联层晶圆垂直方向电学互联，配合双面rdl可实现电学互联层晶圆内任意两点间的电学互联。
12、进一步地，所述后端芯粒包含但不限于cpu、gpu、mcu、通信芯片等，作为主控核心通过电学互联层发送指令，根据不同器件的工作电压设有不同电压值的供电端口。不同功能/传感器件(芯本文档来自技高网...
【技术保护点】
1.晶上系统的晶圆级设计制造及集成方法，其特征在于，包括：
2.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，将难以在单晶圆上制备的完整功能/传感器件(芯粒)先分层制备，后通过多层晶圆键合互连实现功能完整的功能/传感器件(芯粒)，功能/传感器件(芯粒)的外功能层、中功能层、内功能层进行分层设计后，将不同功能/传感器件(芯粒)中的部分结构通过相似工艺共晶圆完成。
3.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层、中功能层、内功能层的分层布局设计不局限于三层，根据不同功能/传感器件(芯粒)的功能复杂程度或内部结构复杂程度，功能分层数目不相同；同时，根据功能/传感器件(芯粒)内部结构在晶圆上制备难度差异，功能分层数目也可差异化设计。
4.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层、中功能层、内功能层中仅某一层上的结构或无法实现完整的器件功能，将外功能层、中功能层、内功能层中部分结构/器件经过TSV、RDL、Bumps
5.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层上制备有多种功能/传感器件(芯粒)的外部结构，包含但不限于与外部环境有信息交互或能量传递的功能/传感(部分)结构。
6.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的中功能层包含但不限于功能/传感器件(芯粒)关键结构层，用以处理外功能层产生的电信号，放大器、滤波器、振荡器等模拟信号处理电路；逻辑门、存储器、计数器等数字信号处理电路；或功能/传感器件(芯粒)的部分其它结构。
7.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的内功能层为实现功能所需的除外功能层与中功能层的其它结构，以作为功能层结构的补充，包含但不限于因外功能层与中功能层制备工艺不兼容而无法共晶圆制备的结构。
8.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层、中功能层、内功能层晶圆上，距晶圆几何中心最远的四顶点处均制备有dummy chiplet，用于平衡晶圆翘曲产生内应力，提供大面积、平整的键合位点。
9.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，电学互联层包含晶圆上下双面RDL与阵列TSV，双面RDL实现晶圆双面水平电学互连以及将精细芯粒线路接点扇出，提供更多引脚数量与更大I/O触点间距，阵列TSV实现电学互联层晶圆垂直方向电学互联，配合双面RDL可实现电学互联层晶圆内任意两点间的电学互联。
10.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，后端芯粒包含但不限于CPU、GPU、MCU等，作为主控核心通过电学互联层发送指令，调用一个或多个功能/传感器件(芯粒)(乃至外功能层、中功能层、内功能层的结构)实现功能的定制化；不同功能/传感器件(芯粒)可在不同后端芯粒控制下发挥不同的功能。
11.根据权利要求10所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)可由后端芯粒按照一定的时序逻辑进行功能定义，同一功能/传感器件(芯粒)在不同后端芯粒控制下发挥不同的功能，实现晶上系统内多器件协同下的功能重构。
12.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，散热模组层包含蛇形液冷通道及入/出液口接插件、与后端芯粒图案互补的内陷凹槽，液冷通道接插件包含入液口与出液口，内通低温流动液体对后端芯粒工作产生高温进行降温。
13.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，多阵列晶圆间键合互连包含但不限于焊锡球(Solder Balls)、凸点下金属化UBM(Under BumpMetallization)、环氧塑封料(EMC)等，多晶圆间经对准标识对准后，上层晶圆底部的焊锡球与下层晶圆上表面焊盘经回流焊后实现稳定电学与机械互连，在焊锡球植球前需对晶圆表面进行UBM，增加锡焊料在晶圆的黏附并扩散锡阻挡至晶圆内。
...【技术特征摘要】
1.晶上系统的晶圆级设计制造及集成方法，其特征在于，包括：
2.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，将难以在单晶圆上制备的完整功能/传感器件(芯粒)先分层制备，后通过多层晶圆键合互连实现功能完整的功能/传感器件(芯粒)，功能/传感器件(芯粒)的外功能层、中功能层、内功能层进行分层设计后，将不同功能/传感器件(芯粒)中的部分结构通过相似工艺共晶圆完成。
3.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层、中功能层、内功能层的分层布局设计不局限于三层，根据不同功能/传感器件(芯粒)的功能复杂程度或内部结构复杂程度，功能分层数目不相同；同时，根据功能/传感器件(芯粒)内部结构在晶圆上制备难度差异，功能分层数目也可差异化设计。
4.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层、中功能层、内功能层中仅某一层上的结构或无法实现完整的器件功能，将外功能层、中功能层、内功能层中部分结构/器件经过tsv、rdl、bumps键合后电学连接后可实现器件的完整功能。
5.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的外功能层上制备有多种功能/传感器件(芯粒)的外部结构，包含但不限于与外部环境有信息交互或能量传递的功能/传感(部分)结构。
6.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的中功能层包含但不限于功能/传感器件(芯粒)关键结构层，用以处理外功能层产生的电信号，放大器、滤波器、振荡器等模拟信号处理电路；逻辑门、存储器、计数器等数字信号处理电路；或功能/传感器件(芯粒)的部分其它结构。
7.根据权利要求1所述的晶上系统的晶圆级设计制造及集成方法，其特征在于，功能/传感器件(芯粒)的内功能层为实现功能所需的除外功能层与中功能层的其它结构，以作为功能层结构的补充，包含但不限于因外功能层与中功能层制备工艺不兼容而无法共晶圆制备的结构。
【专利技术属性】
技术研发人员：叶涛，张芯瑞，马炳和，苑伟政，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。