用于验证非易失性存储装置的编程的方法制造方法及图纸

在预充电位线之后，将第一验证电压施加到所选择的存储单元的字线，以编程验证非易失性存储装置中的存储单元。执行用于改变该位线的电压的第一读取评估操作。使用第一感测电压来感测该第一读取评估操作的结果。再次执行用于改变该位线的电压的第二读取评估操作。然后使用该第一感测电压来感测该第二读取验证操作的结果。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储装置的操作，且更具体地，涉及一种用于 使用双验证方法(double verify method)来验证非易失性存储装置的编程的方 法。
技术介绍
半导体存储装置是其中可以存储数据、并且从其中可以读取所存储的数 据的存储装置。半导体存储装置包括当关断电源时丢失其所存储的数据的 易失性存储器、和尽管关断电源也可保留其所存储的数据的非易失性存储器。 非易失性存储器的闪存电擦除作为组的单元中的数据，并且被广泛使用于计 算机、存储卡等中。根据单元和位线(bit line)的连接状态，闪存可分类为或非(NOR)类 型和与非(NAND)类型。NOR类型闪存具有其中两个或更多单元晶体管并 联连接到一条位线的结构。NOR类型闪存被配置为使用沟道热电子方案来存 储数据，并使用福勒-诺德海姆(Fowler-Nordheim, F-N)隧道方案来擦除数 据。NAND类型闪存具有其中两个或更多单元晶体管串联连接到一条位线的 结构。NAND类型闪存被配置为使用F-N隧道方案来存储和擦除数据。 一般 地，因为大的电流消耗，所以NOR类型闪存不利于高度集成，但利于高速。 NAND类型闪存利于高度集成，这是因为它使用比NOR类型闪存的单元电 流更j氐的单元电流。用于编程非易失性存储装置的方法包括增量阶跃脉沖编程(incremental step pulse programming, ISPP)方案。在ISPP方案中，在施加编程脉冲之后，》口编,呈电压，同时通过某个步长(step)增加编程电压。具有高于验证电压电平的阈值电压分布的存储单元是禁止编程的(program-inhibited )。如果针对具有特定编程速度的存储单元设置较低的阶跃电压(step voltage),则可以使得阔值电压分布的宽度变窄。然而，如果阶跃电压被设置 为低电平，则编程时间增加。相反，如果阶跃电压被设置为高电平，则编程 时间减少，但是增加了存储单元的阅值电压分布的宽度。当在非易失性存储装置中验证编程时，已经提出了用于狭窄地形成存储 单元的阈值电压分布的各种方法。
技术实现思路
本专利技术针对一种。当执行两次 编程验证操作时，本专利技术的实施例仅预充电位线一次。根据本专利技术的一方面，公开了 一种用于验证非易失性存储装置的所选择 的存储单元的编程的方法。该方法包括第一感测步骤，用于在预充电位线之后，将第一验证电压施加到所选择的存储单元的字线，执行用于改变所述 位线的电压的第 一读取评估操作，并使用第 一感测电压来感测所述第 一读取 评估操作的结果；和第二感测步骤，用于在所述第一感测步骤之后，执行用 于改变所述位线的电压的第二读取评估操作，并使用所述第一感测电压来感 测所述第二读取评估操作的结果。将通过电压(pass voltage)施加到除了所述所选择的存储单元的字线之 外的剩余字线。在所述第二读取评估搡作中，将所述第一验证电压施加到所述所选择的 存储单元的字线。将与在所述第一感测步骤中被感测为编程失败的存储单元相关的编程电 压的阶跃电压设置为第一阶跃电压电平。将与在所述第一感测步骤中被感测为编程通过、并且在所述第二感测步3夭电压电平。压的阶跃电压设置为高于当前编程阶跃电压电平的第一阶跃电压电平。将与 在所述第一感测步骤中被感测为编程通过、并且在所述第二感测步骤中被感6跃电压电平的第二阶跃电压电平。根据本专利技术的另 一方面，公开了 一种用于验证非易失性存储装置的所选择的存储单元的编程的方法。该方法包括在预充电位线之后，将第一验证电压施加到所选择的存储单元的字线，并执行用于改变所述位线的电压的读取评估操作；和使用第一感测电压和第二感测电压来感测所述读取评估操作 的结果。将通过电压施加到除了所述所选择的存储单元的字线之外的剩余字线。 将与作为使用所述第一感测电压的感测的结果、被感测为编程失败的存储单元相关的编程电压的阶跃电压设置为第一阶跃电压电平。将与作为使用所述第一感测电压的感测的结果被感测为编程通过、并且作为使用所述第二感测电压的感测的结果被感测为编程失败的存储单元相关 的编程电压的阶跃电压设置为第二阶跃电压电平。将与作为使用所述第 一感测电压的感测的结果、被感测为编程失败的存储单元相关的编程电压的阶跃电压设置为高于当前编程阶跃电压电平的第一 阶跃电压电平。将与作为使用所述第 一感测电压的感测的结果被感测为编程 通过、并且作为使用所述第二感测电压的感测的结果被感测为编程失败的存 储单元相关的编程电压的阶跃电压设置为低于当前编程阶跃电压电平的第二 阶3夭电压电平。所述使用第 一和第二感测电压来感测所述读取评估操作的结果的步骤包 括第一感测步骤，用于使用第一感测电压来感测所述读取评估操作的结果； 和第二感测步骤，用于执行用于改变所述位线的电压的第二读取评估操作， 并使用第二感测电压来感测所述第二读取评估操作的结果。附图说明图1A是示出了闪存装置的配置的框图1B是图1A所示的页面緩沖器的部分电路图2是示出了双验证方法的时序图3A是示出了根据本专利技术第一实施例的双验证方法的操作时序图； 图3B示出了当执行图3A的双验证方法时、存储单元的阈值电压分布； 图4A是示出了根据本专利技术第二实施例的双验证方法的操作时序图；图4B示出了当执行图4A的双验证方法时、存储单元的阈值电压分布；以及图5是示出了根据本专利技术第三实施例的双验证方法的操作时序图。 具体实施例方式在下文中，将参考附图、结合特定实施例来详细描述本专利技术。提供本实 施例以完成本专利技术的公开，并且以允许本领域的普通技术人员理解本专利技术的范围。图1A是示出了闪存装置的配置的框图。参考图1A,闪存装置100包括存储单元阵列110、页面緩沖单元120、 Y解码器130、 X解码器140、电压供应单元150、和控制单元160。存储单元阵列110包括用于存储数据的存储单元，所述存储单元利用字 线WL和位线BL构成。页面緩沖单元120包括连接到存储单元阵列110的 位线的多个页面緩冲器PB。Y解码器130响应于控制单元160的控制信号来提供到页面緩沖单元120 的页面緩冲器的数据输入/输出路径。X解码器150响应于控制单元160的控 制信号来选择存储单元阵列IIO的字线。电压供应单元150在控制单元160的控制下生成才喿作电压，并通过X解 码器140将所生成的操作电压供应到存储单元阵列IIO的字线或页面緩沖器。 电压供应单元150使用ISPP方案来生成并供应作为起始电压和所设置的阶跃 电压的编程电压。可以由控制单元160来改变起始电压和阶跃电压。控制单元160控制存储单元阵列110、页面緩冲单元120、 Y解码器130、 X解码器150、和电压供应单元150。图1B是图1A所示的页面緩沖器的部分电路图。参考图1B,在页面緩冲单元120中包括的多个页面緩沖器121中的每一 个包括位线选择单元122、预充电单元123、锁存单元124、和^验^i正单元125。位线选择单元122响应于控制单元160的控制信号来连接位线和感测节 点SO,所述位线连接到存储单元阵列IIO的存储单元串。位线选择单元122 可以通过改变控制信号的电压电平来控制位线预充电。位线选择单元响应于 控制信号连接一对位线之一和感测节点SO，所述一对位线包括偶位本文档来自技高网...

【技术保护点】
一种用于验证非易失性存储装置的所选择的存储单元的编程的方法，所述方法包括：　预充电位线；　第一感测步骤，用于将第一验证电压施加到所选择的存储单元的字线，执行用于改变所述位线的电压的第一读取评估操作，并使用第一感测电压来感测所述第 一读取评估操作的结果；和　第二感测步骤，用于在所述第一感测步骤之后，执行用于改变所述位线的电压的第二读取评估操作，并使用所述第一感测电压来感测所述第二读取评估操作的结果。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：白承焕，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]