【技术实现步骤摘要】
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。
技术介绍
1、随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升存储器的工作速度和降低它的功耗。例如，金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)器件的特征尺寸不断缩小，mosfet器件面临一系列的挑战。
2、特征尺寸的缩小带来的集成度的增加，但同时会造成形成用于连接两个不同的元件之间的接触插塞的距离较近或者需要采用多次沉积刻蚀的工艺形成接触插塞，进而满足器件的需交。如何减少制备步骤的同时提高半导体结构的良率，已成为本领域技术人员亟待解决的一个重要问题。
技术实现思路
1、本公开实施例提供一种半导体结构及其制备方法，至少有利于简化制备半导体结构的工艺步骤。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底包括阵列区以及外围区，所述阵列区设置有第一导电结构，所述外围区设置有第二导电结构；第一介质层，所述第一介质层覆盖所述第一导电结构以及所述第二导电结构；第二介质层，所述第二介质层位于所述外围区，且覆盖所述第一介质层；其中，所述第一介质层的材料与所述第二介质层的材料不同；连接结构，所述连接结构位于所述外围区，所述连接结构包括相连接的第一部以及第二部，所述第一部穿过所述第二介质层和所述第一介质层与所述第二导电结构的顶表面电接触，所述第二部位于所述
3、在一些实施例中，所述外围区设置多个所述第二导电结构，所述第一介质层还位于相邻的所述第二导电结构之间。
4、在一些实施例中，所述第二介质层位于相邻的第二导电结构之间。
5、在一些实施例中，所述第一介质层或所述第二介质层的至少一者的材料为低介电常数材料。
6、在一些实施例中，所述第一介质层的材料为硼氮硅化合物或碳氮硅化合物。
7、在一些实施例中，所述第二介质层的材料包括氧化硅或氮氧化硅。
8、在一些实施例中，还包括：第三介质层，所述第三介质层位于相邻的所述第一导电结构之间、所述基底与所述第一介质层之间以及所述第二导电结构与所述第一介质层之间；所述第三介质层的材料包括氮化硅。
9、在一些实施例中，位于所述阵列区的所述第三介质层远离所述基底的顶面不高于所述第一导电结构的顶面。
10、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底，所述基底包括阵列区以及外围区，所述阵列区设置有第一导电结构，所述外围区设置有第二导电结构；形成第一介质层，所述第一介质层覆盖所述第一导电结构以及所述第二导电结构；形成介质膜，所述介质膜覆盖所述第一介质层；其中，所述第一介质层的材料与所述介质膜的材料不同；在同一刻蚀工艺下，所述第一介质层与所述介质膜的刻蚀速率不同；图形化所述外围区的第一介质层以及介质膜，形成第一凹槽，所述第一凹槽的底部暴露出所述第二导电结构的顶表面；形成导电膜，所述导电膜位于所述介质膜表面以及所述第一凹槽内；在同一制备工艺中，图形化所述外围区的介质膜以及导电膜，且去除位于所述阵列区的介质膜以及位于所述阵列区的导电膜，剩余的所述导电膜作为连接结构，剩余的所述介质膜作为第二介质层。
11、在一些实施例中，形成导电膜之后，形成所述连接结构之前，还包括：在所述导电膜表面形成具有通孔的掩膜层，所述掩膜层位于所述外围区；形成所述连接结构的工艺步骤包括：以所述掩膜层为掩膜，沿所述通孔刻蚀所述导电膜以及介质膜形成连接结构。
12、在一些实施例中，形成所述第一介质层之前包括：形成第三介质层，所述第三介质层位于所述基底表面，所述第三介质层填充相邻的所述第一导电结构之间的间隙，所述第三介质层还位于所述第二导电结构的侧面；所述第一介质层还位于所述第三介质层的表面。
13、在一些实施例中，形成电容结构，所述电容结构位于所述阵列区，所述电容结构穿过所述第一介质层与所述第一导电结构的顶表面电接触。
14、本公开实施例提供的技术方案至少具有以下优点：
15、本公开实施例提供的技术方案中，第一介质层覆盖第一导电结构以及第二导电结构，第二介质层位于外围区，且覆盖第一介质层，其中，第一介质层的材料与第二介质层的材料不同。如此，利用第二介质层与第一介质层的材料不同，可以在同一刻蚀工艺中，刻蚀第二介质层而并不刻蚀第一介质层，即第一介质层作为刻蚀阻挡层以及刻蚀停止层，从而可以用较少的步骤以形成连接结构，与常规工艺中通过分区刻蚀第二介质层以形成连接结构而言，本公开实施例通过材料特性的不同，在一步工艺步骤中即形成连接结构同时去除阵列区的第二介质层，从而可以降低制备工艺的复杂程度。此外，外围区具有第二导电结构以及连接结构两种上下堆叠的插塞结构，即通过构建外围区具有双导电插塞结构，不仅可以避免了第二导电结构与第二导电结构之间连接层的连接问题，也可以避免第二导电结构与后续形成的第一插塞(参见下文中的相关描述)的接触尺寸较小，从而具有较大的接触电阻的问题。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述外围区设置多个所述第二导电结构，所述第一介质层还位于相邻的所述第二导电结构之间。
3.根据权利要求2所述的半导体结构，其特征在于，所述第二介质层位于相邻的第二导电结构之间。
4.根据权利要求1或3所述的半导体结构，其特征在于，所述第一介质层或所述第二介质层的至少一者的材料为低介电常数材料。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一介质层的材料为硼氮硅化合物或碳氮硅化合物。
6.根据权利要求1或5所述的半导体结构，其特征在于，所述第二介质层的材料包括氧化硅或氮氧化硅。
7.根据权利要求1或5所述的半导体结构，其特征在于，还包括：第三介质层，所述第三介质层位于相邻的所述第一导电结构之间、所述基底与所述第一介质层之间以及所述第二导电结构与所述第一介质层之间；所述第三介质层的材料包括氮化硅。
8.根据权利要求7所述的半导体结构，其特征在于，位于所述阵列区的所述第三介质层远离所述基底的顶面不高于所述第
9.一种半导体结构的制备方法，其特征在于，包括：
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，形成导电膜之后，形成所述连接结构之前，还包括：在所述导电膜表面形成具有通孔的掩膜层，所述掩膜层位于所述外围区；形成所述连接结构的工艺步骤包括：以所述掩膜层为掩膜，沿所述通孔刻蚀所述导电膜以及介质膜形成连接结构。
11.根据权利要求9所述的半导体结构的制备方法，其特征在于，形成所述第一介质层之前包括：形成第三介质层，所述第三介质层位于所述基底表面，所述第三介质层填充相邻的所述第一导电结构之间的间隙，所述第三介质层还位于所述第二导电结构的侧面；所述第一介质层还位于所述第三介质层的表面。
12.根据权利要求9所述的半导体结构的制备方法，其特征在于，形成电容结构，所述电容结构位于所述阵列区，所述电容结构穿过所述第一介质层与所述第一导电结构的顶表面电接触。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述外围区设置多个所述第二导电结构，所述第一介质层还位于相邻的所述第二导电结构之间。
3.根据权利要求2所述的半导体结构，其特征在于，所述第二介质层位于相邻的第二导电结构之间。
4.根据权利要求1或3所述的半导体结构，其特征在于，所述第一介质层或所述第二介质层的至少一者的材料为低介电常数材料。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一介质层的材料为硼氮硅化合物或碳氮硅化合物。
6.根据权利要求1或5所述的半导体结构，其特征在于，所述第二介质层的材料包括氧化硅或氮氧化硅。
7.根据权利要求1或5所述的半导体结构，其特征在于，还包括：第三介质层，所述第三介质层位于相邻的所述第一导电结构之间、所述基底与所述第一介质层之间以及所述第二导电结构与所述第一介质层之间；所述第三介质层的材料包括氮化硅。
8.根据权利要求7所述的半导...
【专利技术属性】
技术研发人员：符玉绒，李浩然，杨志，赵地，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。