【技术实现步骤摘要】
本专利技术涉及显示，具体涉及一种移位寄存器单元及其驱动方法、扫描驱动电路、显示面板、显示装置。
技术介绍
1、随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。栅极驱动电路基板(gate-dr iver on array，goa)技术是通过光刻工艺将栅极驱动电路直接集成在显示装置的阵列基板上，goa电路通常包括多个级联的移位寄存器单元，每个移位寄存器单元均对应一行栅线(例如，每个移位寄存器单元给一行栅线提供扫描驱动信号)，以实现对显示面板的扫描驱动。这种集成技术可以节省栅极集成电路(i ntegrated circuit，i c)的绑定(bond i ng)区域以及扇出(fan-out)区域的空间，从而实现显示面板的窄边框，同时可以降低产品成本、提高产品的良率。
2、通过光刻工艺将栅极驱动电路直接集成在显示装置的阵列基板上的过程中，需要光刻掩膜版，光刻掩膜版用于指导光刻工序，通过曝光和显影进行图形转移。
3、相关技术中，一套光刻掩膜版上仅有一种用于形成栅极驱动电路的图形设计，对栅极驱动电路的验证功能单一。如需验证不同的栅极驱动电路，需要重新设计整套光刻掩膜版或者在原有光刻掩膜版上进行部分层别的图形改动，以达到对栅极驱动电路的验证条件。即使光刻掩膜版设计时有对栅极驱动电路做不同条件的分类，但同批栅极驱动电路各个条件产出的数量会减少。然而,更改光刻掩膜版以及栅极驱动电路产出数量减少均会对栅极驱动电路的验证日程产生影响，更改光刻掩膜版也会增加栅极驱动电路验证的成本。
<
1、本专利技术要解决的技术问题在于如何克服相关技术中移位寄存器单元以及栅极驱动电路的验证功能单一且验证成本高的缺陷。
2、为了解决上述技术问题，本专利技术提供一种移位寄存器单元，包括：输入模块；输出模块，通过上拉控制节点和所述输入模块的输出端连接；复位模块，其输入端连接第一源信号、其输出端连接所述上拉控制节点；保持模块和切换模块，所述保持模块和切换模块的输入端连接所述第一源信号，所述保持模块和切换模块的输出端连接下拉控制节点；控制模块，其控制端连接所述下拉控制节点、其第一输入端连接所述第一源信号，并用于控制所述上拉控制节点和所述输出模块的输出端的电位；其中，所述切换模块被配置为：所述切换模块的控制端连接第一控制时序时切换所述移位寄存器单元至第一电路状态，所述切换模块关断。
3、可选的，所述第一控制时序中的开机时序用于和所述第一源信号的开机时序相同，所述第一控制时序中的关机时序用于和所述第一源信号的关机时序相同。
4、可选的，所述切换模块包括第一晶体管，所述第一晶体管的栅极为所述切换模块的控制端，所述第一晶体管的漏极为所述切换模块的输入端，所述第一晶体管的源极为所述切换模块的输出端；或者，所述第一晶体管的漏极为所述切换模块的输出端，所述第一晶体管的源极为所述切换模块的输入端。
5、可选的，所述保持模块包括第二晶体管和第三晶体管，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输入端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输出端，或者，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输出端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输入端；所述第二晶体管的栅极和所述输入模块的控制端连接触发信号，所述第三晶体管的栅极连接所述上拉控制节点。
6、可选的，所述输出模块包括：第一级输出模块，其控制端连接所述上拉控制节点、其输入端连接时钟信号、其输出端用于输出第一输出信号；第二级输出模块，其控制端连接所述上拉控制节点、其输入端连接所述时钟信号、其输出端用于输出第二输出信号；所述控制模块包括：第一子控制模块，所述第一子控制模块的输入端为所述第一输入端，所述第一子控制模块的第一输出端连接所述上拉控制节点，所述第一子控制模块的第二输出端连接所述第一级输出模块的输出端；第二子控制模块，其控制端连接所述下拉控制节点、其输入端连接第二源信号、其输出端连接所述第二级输出模块的输出端。
7、可选的，所述第一子控制模块包括第四晶体管和第五晶体管，所述第四晶体管的漏极和所述第五晶体管的漏极连接并作为所述第一输入端，所述第四晶体管的源极为所述第一输出端，所述第五晶体管的源极为所述第二输出端；或者，所述第四晶体管的源极和所述第五晶体管的源极连接并作为所述第一输入端，所述第四晶体管的漏极为所述第一输出端，所述第五晶体管的漏极为所述第二输出端；所述第二子控制模块包括第六晶体管，所述第六晶体管的栅极为所述第二子控制模块的控制端，所述第六晶体管的漏极为所述第二子控制模块的输入端，所述第六晶体管的源极为所述第二子控制模块的输出端，或者，所述第六晶体管的漏极为所述第二子控制模块的输出端，所述第六晶体管的源极为所述第二子控制模块的输入端。
8、可选的，还包括：下拉模块，其输入端连接所述第二子控制模块的输入端、其输出端连接所述第二级输出模块的输出端。
9、可选的，还包括：上拉模块，所述上拉模块的控制端和输入端连接电源信号，所述上拉模块的输出端连接所述下拉控制节点。
10、本专利技术还提供一种上述的移位寄存器单元的驱动方法，包括：通过所述切换模块的控制端连接第一控制时序，切换所述移位寄存器单元至第一电路状态，所述切换模块关断。
11、可选的，所述移位寄存器单元还包括：上拉模块，所述上拉模块的控制端和输入端连接电源信号，所述上拉模块的输出端连接所述下拉控制节点；所述复位模块的第一控制端连接第一复位信号；其中，所述移位寄存器单元的驱动方法包括:给所述移位寄存器单元施加多帧扫描时序，每帧扫描时序包括依次连续的初始化时序、主扫描时序和尾段时序；所述初始化时序包括所述第一复位信号的第一拉高脉冲，所述尾段时序包括所述第一复位信号的第二拉高脉冲，所述第二拉高脉冲和所述第一拉高脉冲均和所述主扫描时序间隔。
12、可选的，在第一电路状态，所述电源信号在所述第一拉高脉冲之前拉高，所述电源信号在所述主扫描时序之后且在所述第二拉高脉冲之前拉低。
13、可选的，在第一电路状态，所述第一源信号的关机时序和所述第一控制时序中的关机时序从第一负电位逐渐变为零，所述第一复位信号的关机时序从第一正电位逐渐变为零。
14、可选的，所述第一复位信号的关机时序维持7v以上的时间均大于5ms。
15、可选的，对于每帧扫描时序，所述电源信号拉高的起始时刻至所述主扫描时序的起始时刻之间的时间间隔大于或等于1ms。
16、本专利技术还提供一种扫描驱动电路，包括上述的移位寄存器单元。
17、本专利技术还提供一种显示面板，包括上述的扫描驱动电路。
18、本专利技术还提供一种显示装置，包括上述的显示面板。
19、本专利技术技术方案具有以下技术效果：
20、本专利技术技术方案提供的移位寄存器单元，切换模块被配置为：切换模块的控制端连接第一控制时序时切换移位寄存器单本文档来自技高网...
【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：
2.根据权利要求1所述的移位寄存器单元，其特征在于，
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述切换模块包括第一晶体管，所述第一晶体管的栅极为所述切换模块的控制端，所述第一晶体管的漏极为所述切换模块的输入端，所述第一晶体管的源极为所述切换模块的输出端；
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述保持模块包括第二晶体管和第三晶体管，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输入端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输出端，或者，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输出端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输入端；
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第一级输出模块，其控制端连接所述上拉控制节点、其输入端连接时钟信号、其输出端用于输出第一输出信号；第二级输出模块，其控制端连接所述上拉控制节点、其输入端连接所述时钟信号、其输出端用于输出第二输出信号；
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一子控制模块包括第四晶体管和第五晶体管，所述第四晶体管的漏极和所述第五晶体管的漏极连接并作为所述第一输入端，所述第四晶体管的源极为所述第一输出端，所述第五晶体管的源极为所述第二输出端；或者，所述第四晶体管的源极和所述第五晶体管的源极连接并作为所述第一输入端，所述第四晶体管的漏极为所述第一输出端，所述第五晶体管的漏极为所述第二输出端；
7.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：下拉模块，其输入端连接所述第二子控制模块的输入端、其输出端连接所述第二级输出模块的输出端。
8.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：上拉模块，所述上拉模块的控制端和输入端连接电源信号，所述上拉模块的输出端连接所述下拉控制节点。
9.一种如权利要求1至8任意一项所述的移位寄存器单元的驱动方法，其特征在于，包括：
10.根据权利要求9所述的移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元还包括：上拉模块，所述上拉模块的控制端和输入端连接电源信号，所述上拉模块的输出端连接所述下拉控制节点；所述复位模块的第一控制端连接第一复位信号；
11.根据权利要求10所述的移位寄存器单元的驱动方法，其特征在于，在第一电路状态，所述电源信号在所述第一拉高脉冲之前拉高，所述电源信号在所述主扫描时序之后且在所述第二拉高脉冲之前拉低。
12.根据权利要求10所述的移位寄存器单元的驱动方法，其特征在于，在第一电路状态，所述第一源信号的关机时序和所述第一控制时序中的关机时序从第一负电位逐渐变为零，所述第一复位信号的关机时序从第一正电位逐渐变为零。
13.根据权利要求12所述的移位寄存器单元的驱动方法，其特征在于，所述第一复位信号的关机时序维持7V以上的时间均大于5ms。
14.根据权利要求11所述的移位寄存器单元的驱动方法，其特征在于，对于每帧扫描时序，所述电源信号拉高的起始时刻至所述主扫描时序的起始时刻之间的时间间隔大于或等于1ms。
15.一种扫描驱动电路，其特征在于，包括如权利要求1～8中任一项所述的移位寄存器单元。
16.一种显示面板，其特征在于，包括如权利要求15所述的扫描驱动电路。
17.一种显示装置，其特征在于，包括如权利要求16所述的显示面板。
...【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：
2.根据权利要求1所述的移位寄存器单元，其特征在于，
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述切换模块包括第一晶体管，所述第一晶体管的栅极为所述切换模块的控制端，所述第一晶体管的漏极为所述切换模块的输入端，所述第一晶体管的源极为所述切换模块的输出端；
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述保持模块包括第二晶体管和第三晶体管，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输入端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输出端，或者，所述第二晶体管的漏极和所述第三晶体管的漏极为所述保持模块的输出端，所述第二晶体管的源极和所述第三晶体管的源极为所述保持模块的输入端；
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：第一级输出模块，其控制端连接所述上拉控制节点、其输入端连接时钟信号、其输出端用于输出第一输出信号；第二级输出模块，其控制端连接所述上拉控制节点、其输入端连接所述时钟信号、其输出端用于输出第二输出信号；
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第一子控制模块包括第四晶体管和第五晶体管，所述第四晶体管的漏极和所述第五晶体管的漏极连接并作为所述第一输入端，所述第四晶体管的源极为所述第一输出端，所述第五晶体管的源极为所述第二输出端；或者，所述第四晶体管的源极和所述第五晶体管的源极连接并作为所述第一输入端，所述第四晶体管的漏极为所述第一输出端，所述第五晶体管的漏极为所述第二输出端；
7.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：下拉模块，其输入端连接所述第二子控制模块的输入端、其输出端连接所...
【专利技术属性】
技术研发人员：崔晓晨，徐竹青，王帅，古宏刚，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。