【技术实现步骤摘要】
本专利技术主要涉及到集成电路设计领域，特指一种用于cdac的分段设计方法及cdac电路。
技术介绍
1、随着技术的发展，sar adc凭借其功耗低、结构简单等优点，广泛应用于各种产品中。随着sar adc所需求精度越来越高，一段式cdac（capacitor digital to analogconverter，电容数模转换器）的面积成指数递增，导致成本偏高，功耗偏大。为了降低功耗成本，目前常见的cdac均采用分段设计，用以降低面积和功耗。
2、cdac（capacitor digital to analog converter，电容数模转换器）可通过不同比例电容（也就是电容阵列）按照不同数字码控制产生出不同电压；应用在sar adc中时，通过电容的电荷守恒和再分配特点来实现sar adc的逐次逼近量化功能，即通过每位电容逐步切换，通过比较电压得到输出数字码，最终实现sar adc的量化。如图9和图10所示，以8位二进制全差分电容阵列结构为例进行介绍cdac，主要有不同比例的电容阵列，每一位电容对应的选择切换开关，以及可选择的电位等组成；每一位电容均为单位电容c的倍，每一位的电容值为：。
3、一段式cdac在设计时一般是先选择某特定大小的电容作为它的单位电容c，其他位的电容都是单位电容的整数倍。cdac采用分段设计后，就把原来的所有位的电容分成两段及以上，各段之间用桥接电容cb连接。桥接电容和单位电容c的比例关系一般为分数，并非整数倍。采用这种设计方式之后，就会在生产制造电容时产生较大的失配，将会影响到桥
4、目前，cdac分段设计一般应用在12位及以上的高精度的场景，常见的减小桥接电容对整体性能影响的方法有：
5、1、设计时将桥接电容整数化，往往是采用2倍单位电容的做法，该方法虽然实现了桥接电容为单位电容的整数倍，但是会导致输入范围大幅度降低，另外版图走线的寄生电容不可能是单位电容的整数倍，这种办法对寄生电容毫无办法。
6、2、另一种方法就是采用分数倍的分段电容，然后通过校准来使其性能提升，该做法使用比较普遍，但当桥接电容误差较大时，会给校准带来很大的困难，甚至影响到校准成功率。
技术实现思路
1、本专利技术要解决的技术问题就在于：针对现有技术存在的技术问题，本专利技术提供一种原理简单、操作简便、应用灵活性好、能够提升整体性能的用于cdac的分段设计方法及cdac电路。
2、为解决上述技术问题，本专利技术采用以下技术方案：
3、一种用于cdac的分段设计方法，其包括：
4、步骤s1：确定各段电容位数；
5、步骤s2：设计电容阵列；
6、步骤s3：构建桥接电容；用单位电容的串联和/或并联的组合方式形成桥接电容；
7、步骤s4：选择桥接匹配电容；
8、步骤s5：完成电容阵列的版图设计，根据版图走线的寄生电容来调整桥接匹配电容的容值。
9、作为本专利技术方法的进一步改进：所述步骤s2中，所述电容阵列包括权重电容和冗余位电容，所有电容均使用的单位电容的整数倍。
10、作为本专利技术方法的进一步改进：所述步骤s4中，使用步骤s3所选择的桥接电容时需要插入的桥接匹配电容，以使得桥接电容所连接的两段电容对应的权重成对应的比例变化。
11、作为本专利技术方法的进一步改进：所述比例变化为二进制比例权重变化。
12、作为本专利技术方法的进一步改进：所述步骤s3中，调整每条支路上单位电容的串联个数，通过调整支路中单位电容的个数可实现的不同电容值。
13、作为本专利技术方法的进一步改进：所述步骤s3中，调整每条支路中电容并联的个数，用以实现的不同电容值。
14、本专利技术进一步提供一种cdac分段电路，包括两段及以上的电容阵列，所述电容阵列包括单位电容和桥接电容，所述桥接电容通过单位电容的串联和/或并联的组合方式来形成。
15、作为本专利技术电路的进一步改进：所述电容阵列包括权重电容和冗余位电容，所有电容均使用的单位电容的整数倍。
16、作为本专利技术电路的进一步改进：还包括桥接匹配电容，通过插入桥接匹配电容，用来使桥接电容所连接的两段电容对应的权重成对应的比例变化。
17、作为本专利技术电路的进一步改进：调整每条支路上单位电容串联或并联的个数，用以实现的不同电容值。
18、与现有技术相比，本专利技术的优点在于：
19、1、本专利技术的用于cdac的分段设计方法及cdac电路，原理简单、操作简便、应用灵活性好、能够提升整体性能，主要适用于sar adc中的cdac，本专利技术通过将桥接电容、桥接匹配电容用单位电容的串联和/或并联组合的方式来实现，从而实现整个cdac只采用一种单位电容，同时版图走线的寄生电容也可以补偿，从而减少了失配和版图对adc精度的影响，提升了整体的性能。
20、2、本专利技术的用于cdac的分段设计方法及cdac电路，整个cdac只用到一种类型单位电容，提高了匹配性；可以调整桥接匹配电容来补偿版图上走线的寄生电容，提高了cdac的精度，可以和其他方案融合，使设计更灵活。
21、3、本专利技术的用于cdac的分段设计方法及cdac电路，针对需校准的高精度adc，该专利技术在前端设计阶段提升其性能，后期的校准算法同样适用于该电路，同时可减少校准难度，提高其综合性能。
本文档来自技高网...【技术保护点】
1.一种用于CDAC的分段设计方法，其特征在于，包括：
2.根据权利要求1所述的用于CDAC的分段设计方法，其特征在于，所述步骤S2中，所述电容阵列包括权重电容和冗余位电容，所有电容均使用的单位电容的整数倍。
3.根据权利要求1所述的用于CDAC的分段设计方法，其特征在于，所述步骤S4中，使用步骤S3所选择的桥接电容时，插入桥接匹配电容，用来使桥接电容所连接的两段电容对应的权重成对应的比例变化。
4.根据权利要求3所述的用于CDAC的分段设计方法，其特征在于，所述比例变化为二进制比例权重变化。
5.根据权利要求1-4中任意一项所述的用于CDAC的分段设计方法，其特征在于，所述步骤S3中，调整每条支路上单位电容的串联个数，通过调整支路中单位电容的个数用以实现的不同电容值。
6.根据权利要求1-4中任意一项所述的用于CDAC的分段设计方法，其特征在于，所述步骤S3中，调整每条支路中电容并联的个数，用以实现的不同电容值。
7.一种CDAC分段电路，包括两段及以上的电容阵列，其特征在于，所述电容阵列包括单位电容和桥接
8.根据权利要求7所述的CDAC分段电路，其特征在于，所述电容阵列包括权重电容和冗余位电容，所有电容均使用的单位电容的整数倍。
9.根据权利要求7所述的CDAC分段电路，其特征在于，还包括桥接匹配电容，通过插入桥接匹配电容，用来使桥接电容所连接的两段电容对应的权重成对应的比例变化。
10.根据权利要求7所述的CDAC分段电路，其特征在于，调整每条支路上单位电容串联或并联的个数，用以实现的不同电容值。
...【技术特征摘要】
1.一种用于cdac的分段设计方法，其特征在于，包括：
2.根据权利要求1所述的用于cdac的分段设计方法，其特征在于，所述步骤s2中，所述电容阵列包括权重电容和冗余位电容，所有电容均使用的单位电容的整数倍。
3.根据权利要求1所述的用于cdac的分段设计方法，其特征在于，所述步骤s4中，使用步骤s3所选择的桥接电容时，插入桥接匹配电容，用来使桥接电容所连接的两段电容对应的权重成对应的比例变化。
4.根据权利要求3所述的用于cdac的分段设计方法，其特征在于，所述比例变化为二进制比例权重变化。
5.根据权利要求1-4中任意一项所述的用于cdac的分段设计方法，其特征在于，所述步骤s3中，调整每条支路上单位电容的串联个数，通过调整支路中单位电容的个数用以实现的不同电容值。
6.根据权...
【专利技术属性】
技术研发人员：邓欢，朱朝峰，李振涛，戴超雄，
申请(专利权)人：湖南毂梁微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。