【技术实现步骤摘要】
本专利技术涉及电路设计，具体涉及一种crc系统及crc方法。
技术介绍
1、crc校验（cyclic redundancy check，循环冗余校验），在电路中广泛应用。但现有方案中，大都是crc模块与cpu和外设模块均通过bus总线相连，cpu通过bus总线读取外设模块的数据，然后写入到crc模块中，由crc模块完成计算任务，待crc模块完成一次计算后，cpu再读写下一个数据。依次计算，直至完成外设模块的crc校验。现有方案的缺点在于：第一，读取数据和写入数据都需要cpu介入，占用cpu资源；第二，在crc模块计算过程中需要cpu主动触发轮询计算是否完成，同样占用cpu资源。
技术实现思路
1、本专利技术的目的在于提供一种crc系统及crc方法，crc校验的过程中不需要cpu持续介入，节省了cpu资源。
2、为达上述目的，本专利技术提供如下技术方案：
3、本专利技术提供一种crc系统，所述crc系统包括crc模块，所述crc模块经由bus总线与cpu、待校验数据模块相连；所述crc模块接受所述cpu发出软件触发指令、和/或接受硬件触发指令，从所述待校验数据模块获取待校验数据迳行完成crc运算，将运算结果提供给所述cpu。
4、在一实施方式中，所述crc模块包括依次串接的crc寄存器、控制电路、crc运算电路、读取电路，且所述crc寄存器、所述读取电路均与bus总线相连，所述控制电路与所述读取电路也相连； 所述crc寄存器接受所述cpu发送配置信
5、在一实施方式中，所述控制电路还具有触发信号端和中断信号端，所述触发信号端从外部接受所述硬件触发指令，所述中断信号端在所述运算结果表明所述待校验数据出错时输出中断信号。
6、在一实施方式中，所述crc寄存器为多通道寄存器组。
7、在一实施方式中，所述crc系统还包括掩码模块，存放有掩码数据，所述掩码数据表明所述待检验数据模块不需要校验的数据位；所述掩码模块也连接在所述bus总线上，所述读取电路从所述掩码模块读取所述掩码数据，并将所述待校验数据和所述掩码数据混合处理后发送给所述crc运算电路进行运算。
8、在一实施方式中，所述掩码模块为flash、rom、ram或者regfile。
9、在一实施方式中，所述待校验数据模块包括外设模块和/或存储器模块。
10、本专利技术还提供一种crc方法，所述crc方法采用如前所述的crc系统，所述crc方法包括：在初始化阶段，cpu发送配置信息给crc模块保存；在运行阶段，crc模块接受cpu发送软件触发指令、和/或接受硬件触发指令，从待校验数据模块获取待校验数据迳行完成crc运算，将运算结果提供给cpu。
11、在一实施方式中，在初始化阶段，cpu发送配置信息给crc模块的crc寄存器保存；在运行阶段，crc模块的crc寄存器接受cpu发送软件触发指令，crc模块的控制电路从crc寄存器读取软件触发指令、和/或直接接受硬件触发指令，从crc寄存器读取配置信息，产生控制信号控制crc模块的crc运算电路和crc模块的读取电路工作，读取电路从待校验数据模块读取待校验数据，将待校验数据发送给crc运算电路，运算电路对待校验数据进行运算，产生运算结果发送给控制电路，控制电路将运算结果发送给crc寄存器保存，cpu从crc寄存器读取运算结果。
12、在一实施方式中，读取电路还从掩码模块读取掩码数据，并将待校验数据和掩码数据混合处理后发送给crc运算电路进行运算。
13、与现有技术相比，本专利技术的技术方案具有以下有益效果：
14、本专利技术所述crc系统及crc方法，其crc模块只需要在一开始cpu介入发出软件触发指令，和/或直接接受外部硬件发出硬件触发指令，crc模块即自行从待检验数据模块读取待校验数据，并径行完成crc运算，产生crc运算结果保存起来提供cpu，中间不需要cpu介入，大大节省了cpu资源。
15、通过掩码数据，可以实现将待校验数据中不需要进行crc校验的数据位屏蔽，甚至某段数据屏蔽，仅对需要进行crc校验的数据进行检验，提高了crc校验的灵活性和通用性，减少了crc校验的时间，提高了效率。
16、crc寄存器为多通道寄存器组，可以适应多个不同的待检验数据模块，给每个待检验数据模块分配一个crc寄存器通道，甚至给同一个待检验数据模块的不同分段的外设寄存器各分配一个crc寄存器通道，分时复用同一个crc运算电路，简化电路，降低硬件成本，满足各种特殊情况的适用性。
本文档来自技高网...【技术保护点】
1.一种CRC系统，其特征在于，所述CRC系统包括CRC模块，所述CRC模块经由BUS总线与CPU、待校验数据模块相连；所述CRC模块接受所述CPU发出软件触发指令、和/或接受硬件触发指令，从所述待校验数据模块获取待校验数据迳行完成CRC运算，将运算结果提供给所述CPU。
2.根据权利要求1所述的CRC系统，其特征在于，所述CRC模块包括依次串接的CRC寄存器、控制电路、CRC运算电路、读取电路，且所述CRC寄存器、所述读取电路均与BUS总线相连，所述控制电路与所述读取电路也相连； 所述CRC寄存器接受所述CPU发送配置信息和所述软件触发指令并保存，向所述CPU提供所述运算结果；所述控制电路从所述CRC寄存器读取所述配置信息、所述软件触发指令和/或接受所述硬件触发指令，产生控制信号控制所述CRC运算电路和所述读取电路工作，并从所述CRC运算电路接受所述运算结果发送给所述CRC寄存器保存；所述读取电路从所述待校验数据模块读取所述待校验数据，并将待校验数据发送给所述CRC运算电路；所述CRC运算电路对所述待校验数据进行运算，产生所述运算结果发送给所述控制电路。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。