【技术实现步骤摘要】
本申请涉及集成电路，具体涉及一种基于多芯片同步的同步信号恢复电路、信号同步电路及数字电路。
技术介绍
1、在传统多芯片同步中，外部sysref一般由时钟直接打拍同步，在低速adc中可以保证采集到正确的sysref信号，但随着芯片应用日益复杂，对高速adc需求日益增长，使用高速时钟直接采集外部sysref信号实现多芯片同步会导致sysref信号失真，因为高速时钟不允许外部sysref信号有太大的抖动误差，但在实际应用中外部sysref信号的抖动误差是不可避免的。在此基础上，提出高速时钟下恢复sysref信号电路方案。
2、传统电路中，多芯片同步的应用场景一般是多个低速芯片对sysref信号进行直接采样，低速时钟采样sysref信号一般直接使用如图1打拍同步，此时尚可满足采集到正确sysref信号的电路要求。图1中的低速时钟代指相比于高速adc时钟速度较低，但是比sysref时钟频率还是高得多，所以可以保证采集到正确的sysref信号。
3、但是传统sysref采样电路在高速情况下，对于输入的sysref信号要求极高，因为是高频时钟采集sysref，一旦发生抖动很容易出现如图2采集失真的情况，而这是在实际应用中不可避免的，此时高频时钟采样边沿没有采集到正确的sysref，会导致多芯片同步失败，直接影响到芯片的核心功能。如图2所示sysref信号采集一共有三种情况，实际应用中第一个sysref脉冲到来时由于抖动导致的不确定性使得高速时钟提前采样到信号，此时sysref信号采样错误；第二个sysref脉冲正确采样
技术实现思路
1、鉴于以上所述现有技术的缺点，本申请提供一种基于多芯片同步的同步信号恢复电路、信号同步电路及数字电路，用于解决现有技术中的至少一个缺陷。
2、为实现上述目的以及其他目的，本申请提供一种基于多芯片同步的同步信号恢复电路，所述同步信号恢复电路包括：
3、第一相位检测电路，其输入端接第一sysref信号，其输出端与第一相位计数器的输入端连接，用于对第一sysref信号进行第一相位检测以获取第一sysref信号的第一相位信息；
4、第二相位检测电路，其输入端接第二sysref信号，其输出端与第二相位计数器的输入端连接，用于对第二sysref信号进行第二相位检测以获取第二sysref信号的第二相位信息；
5、相位差检测电路，其输入端分别与第一相位检测电路的输出端、第二相位检测电路的输出端连接，用于获取第一相位信息与第二相位信息之间的相位差；
6、信号恢复电路，其输入端与相位差计数器的输出端连接，用于根据所述相位差对所述第二相位信息进行调节，得到无失真的信号。
7、于本专利技术一实施例中，所述相位差检测电路包括：
8、第一相位计数器，其输入端与第一相位检测电路的输出端连接，其输出端与相位差计数器的第一输入端连接，用于获取第一相位检测的第一检测次数；
9、第二相位计数器，其输入端与第二相位检测电路的输出端连接，其输出端与相位差计数器的第二输入端连接，用于获取第二相位检测的第二检测次数；
10、相位差计数器，其输出端与所述信号恢复电路的输入端连接，用于获取在第一检测次数下的所述第一sysref信号与在第二检测次数下的所述第二sysref信号的积累相位差。
11、于本专利技术一实施例中，所述信号恢复电路用于对所述积累相位差进行平均得到平均相位差，并根据所述平均相位差对所述第二sysref信号进行相位移动得到无失真的信号。
12、于本专利技术一实施例中，所述第二sysref信号通过sysref信号发生电路生成。
13、于本专利技术一实施例中，所述信号恢复电路还与所述sysref信号发生电路连接。
14、于本专利技术一实施例中，所述第二sysref信号与所述第一sysref信号的频率相同。
15、于本专利技术一实施例中，所述第一相位检测电路或/和第二相位检测电路在高频时钟的条件下对sysref信号进行相位检测。
16、于本专利技术一实施例中，所述信号恢复电路在低频时钟的条件下对所述第二相位信息进行调节。
17、为实现上述目的以及其他目的，本申请提供一种信号同步电路，所述信号同步电路包括：
18、第一d触发器，其输入端接所述的同步信号恢复电路输出的无失真的信号，其时钟端接低速时钟信号；
19、第二d触发器，其输入端与所述第一d触发器的输出端连接，其输出端输出同步sysref信号，其时钟端接低速时钟信号。
20、为实现上述目的以及其他目的，本申请提供一种数字电路，包括多个芯片，每一芯片均接所述的信号同步电路输出的所述同步sysref信号。
21、本申请的有益效果：
22、本申请的一种基于多芯片同步的同步信号恢复电路，包括：第一相位检测电路，其输入端接第一sysref信号，其输出端与第一相位计数器的输入端连接，用于对第一sysref信号进行第一相位检测以获取第一sysref信号的第一相位信息；第二相位检测电路，其输入端接第二sysref信号，其输出端与第二相位计数器的输入端连接，用于对第二sysref信号进行第二相位检测以获取第二sysref信号的第二相位信息；相位差检测电路，其输入端分别与第一相位检测电路的输出端、第二相位检测电路的输出端连接，用于获取第一相位信息与第二相位信息之间的相位差；信号恢复电路，其输入端与相位差计数器的输出端连接，用于根据所述相位差对所述第二相位信息进行调节，得到无失真的信号；本专利技术在传统sysref信号采集电路的基础上，保留了传统电路的优点，解决了传统电路中信号直采在高速情况下会发生失真的问题，实现了高速下采集任意sysref信号，有效扩大了多芯片同步的应用范围。
23、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
本文档来自技高网...【技术保护点】
1.一种基于多芯片同步的同步信号恢复电路，其特征在于，所述同步信号恢复电路包括：
2.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述相位差检测电路包括：
3.根据权利要求2所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述信号恢复电路用于对所述积累相位差进行平均得到平均相位差，并根据所述平均相位差对所述第二sysref信号进行相位移动得到无失真的信号。
4.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述第二sysref信号通过sysref信号发生电路生成。
5.根据权利要求4所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述信号恢复电路还与所述sysref信号发生电路连接。
6.根据权利要求4所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述第二sysref信号与所述第一sysref信号的频率相同。
7.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述第一相位检测电路或/和第二相位检测电路在高频时钟的条件下对sysref信
8.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述信号恢复电路在低频时钟的条件下对所述第二相位信息进行调节。
9.一种信号同步电路，其特征在于，所述信号同步电路包括：
10.一种数字电路，其特征在于，包括多个芯片，每一芯片均接如权利要求9所述的信号同步电路输出的所述同步sysref信号。
...【技术特征摘要】
1.一种基于多芯片同步的同步信号恢复电路，其特征在于，所述同步信号恢复电路包括：
2.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述相位差检测电路包括：
3.根据权利要求2所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述信号恢复电路用于对所述积累相位差进行平均得到平均相位差，并根据所述平均相位差对所述第二sysref信号进行相位移动得到无失真的信号。
4.根据权利要求1所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述第二sysref信号通过sysref信号发生电路生成。
5.根据权利要求4所述的基于多芯片同步的同步信号恢复电路，其特征在于，所述信号恢复电路还与所述sysref信号发生电...
【专利技术属性】
技术研发人员：彭玉龙，杨宗衡，李飞，张凌睿，朱璨，付东兵，王健安，陈光炳，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。