System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种异质芯片封装方法和结构技术_技高网

一种异质芯片封装方法和结构技术

技术编号:43419033 阅读:4 留言:0更新日期:2024-11-22 17:53
本公开的实施例提供一种异质芯片封装方法和结构。方法包括:提供基板、载板、预先封装的芯片单元和异质芯片;其中,异质芯片包括第一芯片和第二芯片;将基板固定设置于载板,并在基板上形成布线模块;将第一芯片和第二芯片的正面设置于基板和布线模块,使第一芯片和第二芯片固定于基板并通过布线模块相互电连接;塑封第一芯片、第二芯片和布线模块形成塑封层,并在塑封层中分别形成与基板和布线模块电连接的塑封通孔,再在塑封层背离基板的一面形成重布线层;将芯片单元堆叠设置于重布线层,使芯片单元通过塑封通孔与基板以及异质芯片相互电连接。本公开的实施例在堆叠提升芯片性能的同时,保持了对位精度和稳定性,达成了全方位的高效数据流通。

【技术实现步骤摘要】

本公开的实施例属于芯片封装,具体涉及一种异质芯片封装方法和结构


技术介绍

1、目前由存储芯片和系统级芯片(soc,system on chip)组成的异质芯片封装中,存储芯片采用硅通孔(tsv,through siliconvia)垂直互连的方式堆叠设置,堆叠的芯片数量越多,其存储容量越大;而存储芯片与系统级芯片则通过将两种芯片平铺于中介层(interposer)实现异质芯片之间的数据传输。

2、随着存储芯片堆叠层数的增加,每一层与前一层之间的对位难度显著提升,为制造工艺带来了较高的难度,从而限制了堆叠层数的增加,影响存储容量的提升,同时采用中介层的方式也无法实现异质芯片间的直接通信。


技术实现思路

1、本公开的实施例旨在至少解决现有技术中存在的技术问题之一,提供一种异质芯片封装方法和结构。

2、本公开的一个方面提供一种异质芯片封装方法,所述方法包括:

3、提供基板、载板、预先封装的芯片单元和异质芯片;其中,所述异质芯片包括第一芯片和第二芯片;

4、将所述基板固定设置于所述载板,并在所述基板上形成布线模块;

5、将所述第一芯片和所述第二芯片的正面设置于所述基板和所述布线模块,使所述第一芯片和所述第二芯片固定于所述基板并通过所述布线模块相互电连接;

6、塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,再在所述塑封层背离所述基板的一面形成重布线层;

7、将所述芯片单元堆叠设置于所述重布线层,使所述芯片单元通过所述塑封通孔与所述基板以及所述异质芯片相互电连接。

8、进一步地,所述第一芯片为系统级芯片,所述第二芯片为存储芯片;

9、所述将所述第一芯片和所述第二芯片的正面设置于所述布线模块,使所述第一芯片和所述第二芯片通过所述布线模块相互电连接,包括:

10、将多个所述布线模块设置于所述第一芯片,并将多个所述第二芯片分别对应设置于所述布线模块,使所述第一芯片通过多个所述布线模块分别和多个所述第二芯片电连接。

11、可选的,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

12、在所述基板和所述布线模块上分别形成第一导电柱,并在所述第一导电柱上形成延长柱;

13、塑封所述第一导电柱、所述延长柱、所述第一芯片、所述第二芯片和所述布线模块,形成塑封层;

14、去除所述延长柱,在所述第一导电柱上形成第二导电柱,得到塑封通孔。

15、可选的,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

16、塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层;

17、从所述塑封层背离所述基板的一面分别形成与所述基板和所述布线模块连接的通孔;

18、在所述通孔中电镀导电材料,形成塑封通孔。

19、可选的,所述预先封装的芯片单元包括异质芯片组、塑封层和塑封通孔;其中,

20、所述异质芯片组包括通过所述布线模块相互电连接的所述第一芯片和所述第二芯片,所述塑封通孔穿设于所述塑封层并与所述布线模块连接;

21、所述芯片单元的背面设置有重布线层,所述第一芯片单元的正面设置有焊球。

22、可选的,所述预先封装的芯片单元包括异质芯片、硅桥、塑封层和塑封通孔;其中,

23、所述异质芯片包括通过硅桥相互电连接的所述第一芯片和所述第二芯片,所述塑封通孔穿设于所述塑封层并与所述硅桥连接;

24、所述芯片单元的背面设置有重布线层,所述第一芯片单元的正面设置有焊球。

25、可选的,所述预先封装的芯片单元包括所述第二芯片和塑封层;所述芯片单元的正面设置有焊球。

26、进一步地,所述将所述芯片单元堆叠设置于所述重布线层,包括:

27、在所述芯片单元和所述重布线层之间填充底填胶。

28、进一步地,所述在所述芯片单元和所述重布线层之间填充底填胶之后,所述方法还包括:

29、去除所述载板,并在所述基板背离所述芯片单元的一面进行植球。

30、本公开的另一方面提供一种异质芯片封装结构,所述封装结构通过上文所述的异质芯片封装方法得到。

31、本公开实施例的一种异质芯片封装方法和结构,通过连接组件和塑封通孔分别实现了异质芯片的横向互连和芯片的纵向互连,在堆叠提升芯片性能的同时,保持了对位精度和稳定性,达成了全方位的高效数据流通。芯片单元之间以直径更大的塑封通孔对接焊盘,且连接组件实现了芯片的横向高集成度设计,使得同等性能下芯片堆叠层数减少,降低了对位精度要求,稳定性更高,实现了横纵方向全方位互连;通过连接组件连接异质芯片,无需进行复杂的tsv工艺,且可将制程先进的芯片拆解为多颗较低性能的芯片堆叠,降低了成本;采用tmv直通的方式将层间的信号传输至连接组件,再通过连接组件输出信号至芯片,信号传输路径短,传输速率高。

本文档来自技高网...

【技术保护点】

1.一种异质芯片封装方法,其特征在于,所述方法包括:

2.根据权利要求1所述的异质芯片封装方法,其特征在于,所述第一芯片为系统级芯片,所述第二芯片为存储芯片;

3.根据权利要求2所述的异质芯片封装方法,其特征在于,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

4.根据权利要求2所述的异质芯片封装方法,其特征在于,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

5.根据权利要求1至4任一项所述的异质芯片封装方法,其特征在于,所述预先封装的芯片单元包括异质芯片组、塑封层和塑封通孔;其中,

6.根据权利要求1至4任一项所述的异质芯片封装方法,其特征在于,所述预先封装的芯片单元包括异质芯片、硅桥、塑封层和塑封通孔;其中,

7.根据权利要求2至4任一项所述的异质芯片封装方法,其特征在于,所述预先封装的芯片单元包括所述第二芯片和塑封层;

8.根据权利要求1所述的异质芯片封装方法,其特征在于,所述将所述芯片单元堆叠设置于所述重布线层,包括:

9.根据权利要求8所述的异质芯片封装方法,其特征在于,所述在所述芯片单元和所述重布线层之间填充底填胶之后,所述方法还包括:

10.一种异质芯片封装结构,其特征在于,所述封装结构通过权利要求1至9任一项所述的异质芯片封装方法得到。

...

【技术特征摘要】

1.一种异质芯片封装方法,其特征在于,所述方法包括:

2.根据权利要求1所述的异质芯片封装方法,其特征在于,所述第一芯片为系统级芯片,所述第二芯片为存储芯片;

3.根据权利要求2所述的异质芯片封装方法,其特征在于,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

4.根据权利要求2所述的异质芯片封装方法,其特征在于,所述塑封所述第一芯片、所述第二芯片和所述布线模块形成塑封层,并在所述塑封层中分别形成与所述基板和所述布线模块电连接的塑封通孔,包括:

5.根据权利要求1至4任一项所述的异质芯片封装方法,其特征在于,所述预先封装的芯片单元包括异...

【专利技术属性】
技术研发人员:陶玉娟朱秋昀
申请(专利权)人:通富微电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1