【技术实现步骤摘要】
本公开实施例涉及半导体，特别涉及一种存储器、存储器的操作方法和存储设备。
技术介绍
1、在半导体行业中，存储芯片如动态随机存取存储器（dynamic random accessmemory，dram）的存储单元由一个晶体管和一个电容器组成。dram通过向存储单元的电容器中存储电荷以完成对存储器的数据写入操作，通过读取存储单元的电容器中的电荷以完成对存储器的数据读出操作。随着半导体技术的发展， dram的集成度越来越高，发生错误的次数也随着增加。在一些情况下可以通过ecc编码及/或解码电路，执行错误校正功能纠正错误位。
技术实现思路
1、本公开实施例提供了一种存储器、存储器的操作方法和存储设备。
2、根据本公开一些实施例，本公开实施例第一方面提供一种存储器，包括：多个存储库，每个所述存储库包括多个数据存储块和ecc存储块；多个错误探测电路，与多个所述存储库一一对应；每个所述错误探测电路被配置为从对应的所述存储库的所述多个数据存储块和所述ecc存储块中分别读取存储数据和校验数据，并根据所述存储数据和所述校验数据生成对应的错误探测信号，其中，所述错误探测信号用于指示对应的存储库的所述存储数据和/或所述校验数据是否发生了符合条件的错误；错误地址生成电路，被配置为从多个所述错误探测电路接收多个所述错误探测信号，并在任一所述错误探测信号处于无效电平时，将不符合条件的错误对应的地址信息进行存储；其中，所述地址信息包括：错误行地址信息和错误列地址信息。
3、在一些实施例中，
4、在一些实施例中，所述错误探测电路包括：第一探测电路，被配置为接收所述存储数据和所述校验数据，并将基于所述存储数据生成的校验码与所述校验数据进行比较，生成对比结果；第一判断电路，被配置为接收所述对比结果并判断是否符合条件，并在所述对比结果符合条件时，生成处于无效电平的所述错误探测信号，在所述对比结果不符合条件时，生成处于有效电平的所述错误探测信号。
5、在一些实施例中，所述错误地址生成电路包括：合并电路，被配置为接收与多个所述存储库对应的多个所述错误探测信号，合并生成错误探测总信号，其中，任一所述错误探测信号处于无效电平，则生成的所述错误探测总信号处于无效电平；行地址生成电路，被配置为接收多个所述错误探测信号和所述错误探测总信号，在任一所述错误探测信号处于无效电平时，将对应的存储库的行地址信息输出为错误行地址信息，并响应于处于无效电平的所述错误探测总信号将所述错误行地址信息进行存储；列地址生成电路，被配置响应于处于无效电平的所述错误探测总信号，将不符合条件的错误对应的错误列地址信息进行存储。
6、在一些实施例中，所述行地址生成电路包括：多个行地址 锁存电路，与多个所述存储库一一对应，每个所述行地址锁存电路被配置为响应于对应的存储库的激活信号，将所述激活信号对应的行地址信息进行锁存；行地址选择电路，被配置为接收多个所述错误探测信号和多个所述行地址 锁存电路锁存的多个行地址信息，并在任一所述错误探测信号处于无效电平时，将对应的行地址信息输出为错误行地址信息；行地址存储电路，被配置为响应于处于无效电平的所述错误探测总信号，将所述错误行地址信息进行存储。
7、在一些实施例中，所述列地址生成电路包括：列地址锁存电路，被配置为响应于读信号，将所述读信号对应的列地址信息输入在缓冲器中，响应于读延迟信号，从所述缓冲器中将所述读信号对应的列地址信息输出为错误列地址信息；其中，所述读延迟信号为所述读信号的延迟信号；列地址存储电路，被配置为响应于处于无效电平的所述错误探测总信号，将所述错误列地址信息存储至对应的模式寄存器中。
8、在一些实施例中，所述行地址存储电路包括：n个串行连接的行地址存储子电路；第1个行地址存储子电路，被配置为在执行n-1次第一延迟的错误探测总信号处于无效电平时，将接收的错误行地址信息进行存储；第i个行地址存储子电路，被配置为在执行n-i次第一延迟的错误探测总信号处于无效电平时，接收并存储第i-1个行地址存储子电路存储的错误行地址信息；第n个行地址存储子电路，被配置为在所述错误探测总信号，处于无效电平时，接收并存储第n-1个行地址存储子电路存储的错误行地址信息；其中，所述第一延迟为若干个时钟周期，n大于等于2，i为大于1且小于n的正整数；所述列地址存储电路包括：n个串行连接的列地址存储子电路；第1个列地址存储子电路，被配置为在执行n-1次第二延迟的错误探测总信号处于无效电平时，将接收的错误行列址信息进行存储；第j个列地址存储子电路，被配置为在执行n-j次第二延迟的错误探测总信号处于无效电平时，接收并存储第j-1个列地址存储子电路存储的错误列地址信息；第n个列地址存储子电路，被配置为在所述错误探测总信号处于无效电平时，接收并存储第n-1个列地址存储子电路存储的错误列地址信息；其中，所述第二延迟为若干个时钟周期，j为大于1且小于n的正整数。
9、根据本公开一些实施例，本公开实施例第二方面还提供一种存储器的操作方法，所述存储器包括多个存储库，每个所述存储库包括多个数据存储块和ecc存储块，所述操作方法包括：接收从任一所述存储库的所述多个数据存储块和所述ecc存储块中分别读取的存储数据和校验数据，并根据所述存储数据和所述校验数据生成对应的错误探测信号；其中，所述错误探测信号用于指示对应的存储库的所述存储数据和/或所述校验数据是否发生了符合条件的错误；接收所述错误探测信号，并在所述错误探测信号处于无效电平时，将不符合条件的错误对应的地址信息进行存储；其中，所述地址信息包括：错误行地址信息和错误列地址信息。
10、在一些实施例中，在所述错误探测信号处于无效电平时，生成并存储错误标识信息，其中，所述错误标识信息用于指示存储的所述地址信息对应的存储数据和/或校验数据是否发生了不符合条件的错误。
11、在一些实施例中，在所述接收从对应的所述存储库的所述多个数据存储块和所述ecc存储块中分别读取的存储数据和校验数据之前，还包括：响应于激活信号，接收所述激活信号对应的存储库的行地址信息并进行锁存；响应于读信号，接收所述读信号对应的列地址信息并输入在缓冲器中。
12、在一些实施例中，所述根据所述存储数据和所述校验数据生成对应的错误探测信号，包括：根据所述存储数据生成校验码，并将所述校验码与所述校验数据进行比较，生成对比结果；接收所述对比结果并判断是否符合条件，并在所述对比结果符合条件时，生成处于无效电平的所述错误探测信号，在所述对比结果不符合条件时，生成处于有效电平的所述错误探测信号电平。
13、在一些实施例中，所述接收所述错误探测信号，并在所述错误探测信号处于无效电平时，将不符合条件的错误对应的地址信息进行存储，包括：接收多个存储库对应的本文档来自技高网...
【技术保护点】
1.一种存储器，其特征在于，包括：
2.根据权利要求1所述的存储器，其特征在于，
3.根据权利要求1所述的存储器，其特征在于，所述错误探测电路包括：
4.根据权利要求1所述的存储器，其特征在于，所述错误地址生成电路包括：
5.根据权利要求4所述的存储器，其特征在于，所述行地址生成电路包括：
6.根据权利要求5所述的存储器，其特征在于，所述列地址生成电路包括：
7.根据权利要求6所述的存储器，其特征在于，所述行地址存储电路包括：N个串行连接的行地址存储子电路；
8.一种存储器的操作方法，所述存储器包括多个存储库，每个所述存储库包括多个数据存储块和ECC存储块，其特征在于，所述操作方法包括：
9.根据权利要求8所述的操作方法，其特征在于，
10.根据权利要求8所述的操作方法，其特征在于，在所述接收从对应的所述存储库的所述多个数据存储块和所述ECC存储块中分别读取的存储数据和校验数据之前，还包括：
11.根据权利要求8所述的操作方法，其特征在于，所述根据所述存储数据和
12.根据权利要求10所述的操作方法，其特征在于，所述接收所述错误探测信号，并在所述错误探测信号处于无效电平时，将不符合条件的错误对应的地址信息进行存储，包括：
13.根据权利要求12所述的操作方法，其特征在于，所述响应于多个所述错误探测信号对接收的地址信息进行选择，生成错误行地址信息和错误列地址信息，包括：
14.一种存储设备，包括多个如权利要求1至7任一项所述的存储器，以及多个ECC芯片；
...【技术特征摘要】
1.一种存储器，其特征在于，包括：
2.根据权利要求1所述的存储器，其特征在于，
3.根据权利要求1所述的存储器，其特征在于，所述错误探测电路包括：
4.根据权利要求1所述的存储器，其特征在于，所述错误地址生成电路包括：
5.根据权利要求4所述的存储器，其特征在于，所述行地址生成电路包括：
6.根据权利要求5所述的存储器，其特征在于，所述列地址生成电路包括：
7.根据权利要求6所述的存储器，其特征在于，所述行地址存储电路包括：n个串行连接的行地址存储子电路；
8.一种存储器的操作方法，所述存储器包括多个存储库，每个所述存储库包括多个数据存储块和ecc存储块，其特征在于，所述操作方法包括：
9.根据权利要求8所述的操作方法，其特征在于...
【专利技术属性】
技术研发人员：曹堪宇，黄泽群，余强，陆天辰，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。