【技术实现步骤摘要】
本专利技术涉及运算放大器领域，具体涉及一种轨对轨全差分折叠共源共栅运算放大器。
技术介绍
1、运算放大器（operational amplifier，简称运放）是一种具有极高放大倍数的电路单元，其输出信号可以是输入信号进行加、减、微分、积分等数学运算的结果。这一特性使得运算放大器在模拟计算机中早期就被用于实现数学运算，从而得名。运算放大器通常包含差分放大电路作为输入级，具有高输入电阻和抑制零点漂移能力；中间级则进行电压放大，具有高电压放大倍数；输出级则连接负载，具有带载能力强和低输出电阻的特点。
2、运放的种类繁多，按照不同的分类标准可以划分为多种类型，如通用型、高阻型、低温漂型、高速型、低功耗型、高压大功率型以及可编程控制型等。每种类型的运放都有其特定的应用场景和优势。例如，通用型运算放大器价格低廉、量大面广，适用于一般性使用；而低温漂型运算放大器则具有高精度和低温度漂移的特点，适用于精密仪器和弱信号检测等场合。
3、全差分运放具有较好的抗噪抗失真性能，其输入级通常由差分对管（如nmos和pmos管）组成，这些管子有特定的阈值电压（vth）和饱和电压（vsat）。当输入共模电压过高或过低时，可能导致差分对管进入非饱和区或截止区，从而无法正常工作。这会影响运放的增益、线性度和稳定性。因此，mos管阈值电压（vth）的存在导致传统全差分运放的输入共模电压及输出摆幅受限。
技术实现思路
1、本专利技术的目的在于提供一种轨对轨全差分折叠共源共栅运算放大器，旨在解决
2、为实现上述目的，本专利技术采用以下技术方案：
3、一种轨对轨全差分折叠共源共栅运算放大器，包括偏置单元、恒跨导轨对轨折叠共源共栅输入单元和class-ab差分输出单元；
4、所述恒跨导轨对轨折叠共源共栅输入单元的同向输入端和反相输入端与前置信号输出单元电性连接，所述恒跨导轨对轨折叠共源共栅输入单元的输出端与class-ab差分输出单元的输入端电性连接，所述class-ab差分输出单元的同向输出端和反向输出端与后置信号接收单元电性连接；
5、所述偏置单元与外部偏置模块电性连接，所述外部偏置模块输出偏置电流ibias1至偏置单元，所述偏置单元输出第一偏置电压vb1、第四偏置电压vb4、第六偏置电压vb6和第八偏置电压vb8至class-ab差分输出单元；所述偏置单元输出第二偏置电压vb2、第三偏置电压vb3、第五偏置电压vb5和第六偏置电压vb6至恒跨导轨对轨折叠共源共栅输入单元。
6、进一步的，还包括开关电容共模反馈单元，所述开关电容共模反馈单元的同向输入端和反相输入端与class-ab差分输出单元的同向输出端和反向输出端电性连接，所述开关电容共模反馈单元的输出端与恒跨导轨对轨折叠共源共栅输入单元电性连接，为恒跨导轨对轨折叠共源共栅输入单元提供第七偏置电压vb7。
7、进一步的，所述开关电容共模反馈单元包括mos管n32、mos管p32、时钟开关9s1、时钟开关10s1、时钟开关11s1、时钟开关12s1、时钟开关13s1、时钟开关5s2、时钟开关6s2、时钟开关7s2、时钟开关8s2和电容c1、电容c2、电容c3、电容c4；
8、所述时钟开关9s1的一端、时钟开关12s1的一端和mos管p32的源极均与外部电源vdd1电性连接；
9、所述时钟开关9s1的另一端与电容c4的一端和时钟开关5s2的一端电性连接，所述时钟开关5s2的另一端与时钟开关6s2的一端和class-ab差分输出单元的反向输出端电性连接，所述时钟开关6s2的另一端与时钟开关11s1的一端和电容c1的一端电性连接；
10、所述时钟开关12s1的另一端与电容c3的一端和时钟开关7s2的一端电性连接，所述时钟开关7s2的另一端与时钟开关8s2的一端和class-ab差分输出单元的同向输出端电性连接，所述时钟开关8s2的另一端与时钟开关13s1的一端和电容c2的一端电性连接；
11、所述电容c4的另一端与电容c3的另一端、电容c1的另一端、电容c2的另一端、时钟开关10s1的一端和mos管n32的栅极电性连接，所述mos管n32的漏极与mos管p32的栅极、漏极电性连接，并输出第七偏置电压vb7至恒跨导轨对轨折叠共源共栅输入单元；所述偏置单元输出第六偏置电压vb6至时钟开关10s1的另一端；
12、所述时钟开关11s1的另一端、时钟开关13s1的另一端和mos管n32的源极均接地。
13、进一步的，所述电容c1、电容c2、电容c3和电容c4的电容值相等。
14、进一步的，所述偏置单元包括mos管p10、mos管p11、mos管p12、mos管p13、mos管p14、mos管p15、mos管n11、mos管n12、mos管n13、mos管n14、mos管n15、mos管n16、mos管n17、mos管n18和mos管n19；
15、所述mos管p10的源极、mos管p11的源极、mos管p13的源极和mos管p14的源极均与外部电源vdd1电性连接；
16、所述mos管p10的栅极和漏极均与mos管p11的栅极和mos管n13的漏极电性连接，并输出第二偏置电压vb2至恒跨导轨对轨折叠共源共栅输入单元；外部偏置模块输出偏置电流ibias1至mos管n11的漏极、栅极、mos管n13的栅极、mos管n16的栅极和mos管n18的栅极，并输出第一偏置电压vb1至class-ab差分输出单元；所述mos管n11的源极与mos管n12的漏极、栅极、mos管n14的栅极、mos管n17的栅极和mos管n19的栅极电性连接，并输出第六偏置电压vb6至恒跨导轨对轨折叠共源共栅输入单元；所述mos管n13的源极与mos管n14的漏极电性连接；
17、所述mos管p11的漏极与mos管p12的源极电性连接，所述mos管p12的栅极与mos管p13的栅极、漏极和mos管n16的漏极电性连接，并输出第五偏置电压vb5至恒跨导轨对轨折叠共源共栅输入单元，所述mos管n16的源极与mos管n17的漏极电性连接；所述mos管p12的漏极与mos管n15的栅极和漏极电性连接，并输出第三偏置电压vb3至恒跨导轨对轨折叠共源共栅输入单元；
18、所述mos管p14的栅极和漏极均与mos管p15的源极电性连接，并输出第四偏置电压vb4至class-ab差分输出单元；所述mos管p15的栅极和漏极均与mos管n18的漏极电性连接，并输出第八偏置电压vb8至class-ab差分输出单元，所述mos管n18的源极与mos管n19的漏极电性连接；
19、所述mos管n12的源极、mos管n1的源极、mos管n15的源极、mos管n17的源极和mos管n19的源极均接地。
20、进一步的，本文档来自技高网...
【技术保护点】
1.一种轨对轨全差分折叠共源共栅运算放大器，其特征在于，包括偏置单元、恒跨导轨对轨折叠共源共栅输入单元和Class-AB差分输出单元；
2.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：还包括开关电容共模反馈单元，所述开关电容共模反馈单元的同向输入端和反相输入端与Class-AB差分输出单元的同向输出端和反向输出端电性连接，所述开关电容共模反馈单元的输出端与恒跨导轨对轨折叠共源共栅输入单元电性连接，为恒跨导轨对轨折叠共源共栅输入单元提供第七偏置电压VB7。
3.根据权利要求2所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述开关电容共模反馈单元包括MOS管N32、MOS管P32、时钟开关9S1、时钟开关10S1、时钟开关11S1、时钟开关12S1、时钟开关13S1、时钟开关5S2、时钟开关6S2、时钟开关7S2、时钟开关8S2和电容C1、电容C2、电容C3、电容C4；
4.根据权利要求3所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述电容C1、电容C2、电容C3和电容C4的电容值相等。
5.根
6.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述恒跨导轨对轨折叠共源共栅输入单元包括MOS管P16、MOS管P17、MOS管P18、MOS管P19、MOS管P20、MOS管P21、MOS管P22、MOS管P23、MOS管P24、MOS管P25、MOS管P26、MOS管P27、MOS管P28、MOS管P29、MOS管P30、MOS管P31、MOS管P39、MOS管P40、MOS管N20、MOS管N21、MOS管N22、MOS管N23、MOS管N24、MOS管N25、MOS管N26、MOS管N27、MOS管N28、MOS管N29、MOS管N30和MOS管N31；
7.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述Class-AB差分输出单元包括MOS管P16、MOS管P32、MOS管P33、MOS管P34、MOS管P35、MOS管P36、MOS管P37、MOS管P38、MOS管P41、MOS管P42、MOS管N32、MOS管N33、MOS管N34、MOS管N37、MOS管N38、MOS管N39、MOS管N40、MOS管N41、MOS管N42和电容C5、电容C6、电容C7、电容C8；
8.根据权利要求3所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：外部时钟模块输出S1时钟信号至所述时钟开关9S1、时钟开关10S1、时钟开关11S1、时钟开关12S1和时钟开关13S1；
9.根据权利要求3所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述时钟开关9S1、时钟开关10S1、时钟开关11S1、时钟开关12S1、时钟开关13S1、时钟开关5S2、时钟开关6S2、时钟开关7S2、时钟开关8S2为传输门。
...【技术特征摘要】
1.一种轨对轨全差分折叠共源共栅运算放大器，其特征在于，包括偏置单元、恒跨导轨对轨折叠共源共栅输入单元和class-ab差分输出单元；
2.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：还包括开关电容共模反馈单元，所述开关电容共模反馈单元的同向输入端和反相输入端与class-ab差分输出单元的同向输出端和反向输出端电性连接，所述开关电容共模反馈单元的输出端与恒跨导轨对轨折叠共源共栅输入单元电性连接，为恒跨导轨对轨折叠共源共栅输入单元提供第七偏置电压vb7。
3.根据权利要求2所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述开关电容共模反馈单元包括mos管n32、mos管p32、时钟开关9s1、时钟开关10s1、时钟开关11s1、时钟开关12s1、时钟开关13s1、时钟开关5s2、时钟开关6s2、时钟开关7s2、时钟开关8s2和电容c1、电容c2、电容c3、电容c4；
4.根据权利要求3所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述电容c1、电容c2、电容c3和电容c4的电容值相等。
5.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述偏置单元包括mos管p10、mos管p11、mos管p12、mos管p13、mos管p14、mos管p15、mos管n11、mos管n12、mos管n13、mos管n14、mos管n15、mos管n16、mos管n17、mos管n18和mos管n19；
6.根据权利要求1所述的轨对轨全差分折叠共源共栅运算放大器，其特征在于：所述恒跨导轨对轨折叠共...
【专利技术属性】
技术研发人员：叶道春，杨瑞聪，高耿辉，
申请(专利权)人：厦门元顺微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。