一种电阻结构制造技术

本申请公开了一种电阻结构，包括：P型衬底，NWELL层，NWELL层设置在P型衬底上，NDIFF层，NDIFF层设置在NWELL层上，NDIFF层包括两个第一端口，两个第一端口位于分别设置于NDIFF层两端，两个第一端口用于接工作电压，其中，两个第一端口分别为输入端和输出端，P型衬底包括多个第二端口，多个第二端口围绕NWELL层，第二端口用于接地。本申请提供的电阻结构能够同时具有强过电流能力、耐高压以及占用面积小的优点。

【技术实现步骤摘要】

本申请涉及半导体集成电路，尤其涉及一种电阻结构。

技术介绍

1、在现有技术中，常用的电阻包括poly电阻、nwell电阻、pdiff电阻以及ndiff电阻。然而，这些电阻都存在一些缺点。

2、poly电阻包括p型衬底和位于p型衬底上的poly层，poly层和p型衬底无寄生二极管，可以耐高压，但是其过电流能力差。此外，poly电阻的方阻值在几欧姆到几千欧姆不等。

3、nwell电阻由p型衬底和位于p型衬底上的nwell层组成，nwell层和p型衬底之间形成寄生二极管。nwell电阻有较强的过电流能力，可耐高压，但是方阻值较大，在几百欧姆到上千欧姆不等，为了实现较小的电阻，需要并联多个nwell电阻，导致占用面积较大。

4、pdiff电阻由p型衬底、nwell层和pdiff层组成，pdiff层位于nwell层上，nwell层位于p型衬底上，pdiff层和nwell层形成寄生二极管。pdiff电阻具有较强的过电流能力和较小的方阻值，做小电阻方便，占用面积小，但是，pdiff电阻不可耐高压，在标准5v cmos工艺中，pdiff层和nwell层的反向压差不能高于10v。

5、ndiff电阻由p型衬底、pwell层和ndiff层组成，其中pwell层位于p型衬底上，ndiff层位于pwell层上，ndiff层和pwell层形成寄生二极管，ndiff电阻具有较强的过电流能力和较小的方阻值，做小电阻方便，占用面积小，但是，ndiff电阻不可耐高压，在标准5vcmos工艺中，pwell和ndiff的反向压差不能高于10v。

6、此外，申请号为201710567225 .9的专利公开了一种低压工艺下中的高压nmos晶体管，能够使得nmos晶体管的漏极比低压器件的漏极能够承受更高的电压，但是其应用于nmos晶体管，nmos管的作用为开关控制、信号放大以及电源管理等，无法起到电阻的限流及分压作用，因此其仅能解决nmos管的漏极耐压问题，而不能解决电阻两端的耐压问题。

7、综上所述，现有的电阻无法同时兼顾强过电流能力、耐高压和小面积。

技术实现思路

1、有鉴于此，本技术提供了一种电阻结构，包括：

2、p型衬底；

3、nwell层，nwell层设置在p型衬底上；

4、ndiff层，ndiff层设置在nwell层上；

5、ndiff层包括两个第一端口， 两个第一端口位于分别设置于ndiff层两端，两个第一端口用于接工作电压，其中，两个第一端口分别为输入端和输出端 ；

6、p型衬底包括多个第二端口，多个第二端口围绕nwell层，第二端口用于接地。

7、在一些可能的实现方式中，第一端口包含n个孔，n由以下公式确定：

8、

9、其中，为总电流，为每个孔的电流。

10、本申请将ndiff层设置在nwell层上， nwell层设置在p型衬底上，且ndiff层包括用于接工作电压的两个第一端口，p型衬底包括用于接地的多个第二端口，在该电阻工作时，ndiff层作为导电结构，因为nwell层和ndiff层均为n性材料，因此两层之间为导通状态，nwell层的电位会跟随ndiff层的电位，而nwell层对p型衬底耐高压，因此本申请的电阻结构能够耐高压，理论上能够达到nwell对p型衬底的耐压值。又因为ndiff层作为导电结构，本身具有较强的过电流能力以及较小的方阻，做小电阻方便，占用的面积小，因此本申请所提供的电阻结构同时具有耐高压、强过电流能力以及占用面积小的优点。

本文档来自技高网...

【技术保护点】

1.一种电阻结构，其特征在于，包括：

2.如权利要求1所述的电阻结构，其特征在于，所述的第一端口包含N个孔，N由以下公式确定：

【技术特征摘要】

1.一种电阻结构，其特征在于，包括：

2.如权利要求1所述...

【专利技术属性】
技术研发人员：梁佩俊，孙占龙，
申请(专利权)人：深圳市美矽微半导体股份有限公司，
类型：新型
国别省市：