【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的不断发展，功率器件的应用日益广泛，以ldmos（lateraldouble-diffused mos）为例，作为一种双扩散结构的功率器件，其具有高驱动电压、低电阻和良好的开关特性，被广泛应用于射频功率、电源管理、汽车电子等领域。
2、随着ldmos的应用日益广泛，对ldmos的耐压能力和输出功率等性能相应也提出了更高的要求，例如要求其具有更高的击穿电压。
3、在现有技术的一种应用中，采用场极板技术来进一步提高ldmos的击穿电压。但是，目前形成的ldmos器件中，采用金属场板结构会面临严峻的可靠性问题，特别是场板下方碰撞电离现象非常严重，对饱和电流退化影响明显，场板结构下方容易出现碰撞电离现象，可靠性有待提高。
技术实现思路
1、有鉴于此，本专利技术实施例提供一种半导体结构及其形成方法，能够提高ldmos器件的可靠性。
2、本专利技术实施例提供了一种半导体结构，包括：基底；第一栅极结构，位于所述基底上；第二栅极结构，位于所述第一栅极结构一侧的基底上；阻挡层，位于所述基底上，所述阻挡层覆盖所述第二栅极结构，以及覆盖所述第一栅极结构的侧壁和部分顶部的一部分，其中，被覆盖的第一栅极结构的一部分靠近所述第二栅极结构；场板结构，位于所述阻挡层上，所述场板结构在所述基底上的投影覆盖所述第二栅极结构，且未覆盖所述第一栅极结构；其中，所述第二栅极结构的导通率大
3、可选地，所述第二栅极结构的关键尺寸小于所述第一栅极结构的关键尺寸。
4、可选地，所述第一栅极结构的关键尺寸为0.55微米至0.75微米；所述第二栅极结构的关键尺寸为0.1微米至0.6微米。
5、可选地，沿平行于所述基底表面的方向，所述第一栅极结构和所述第二栅极结构之间的间距为0.3微米至0.5微米。
6、可选地，所述阻挡层还露出所述基底，被露出的基底位于第二栅极结构远离所述第一栅极结构的一侧；
7、半导体结构还包括：
8、体区，位于所述第一栅极结构远离所述第二栅极结构的一侧的基底内；
9、源区，位于所述体区内；
10、漏区，位于所述第二栅极结构远离所述第一栅极结构的一侧，且未被所述阻挡层覆盖的基底内。
11、可选地，所述第二栅极结构与所述漏区之间的距离，大于所述场板结构与所述漏区之间的距离。
12、可选地，所述半导体结构为ldmos器件，所述基底内具有有漂移区，其中，所述漂移区的掺杂浓度为1e16atom/cm3至1e17atom/cm3；其中，所述漏区、所述体区和所述源区位于所述漂移区内，且所述漏区、所述源区和所述漂移区的掺杂类型相同。
13、可选地，半导体结构还包括：
14、层间介质层，位于所述基底上，所述层间介质层覆盖部分阻挡层，以及覆盖第一栅极结构的部分顶部和侧壁；
15、源区插塞，位于所述层间介质层内，且与所述源区相接触；
16、漏区插塞，位于所述层间介质层内，且与所述漏区相接触；
17、栅极插塞，位于所述层间介质层内，且与被露出的所述第一栅极结构相接触。
18、相应的，本专利技术还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成相邻的第一栅极结构和第二栅极结构；在所述基底上形成阻挡层，所述阻挡层覆盖所述第二栅极结构，以及覆盖所述第一栅极结构的侧壁和部分顶部的一部分，其中，被覆盖的第一栅极结构的一部分靠近所述第二栅极结构，所述阻挡层的导通率小于所述第二栅极结构的导通率；在所述阻挡层上形成场板结构，所述场板结构在所述基底上的投影覆盖所述第二栅极结构，且未覆盖所述第一栅极结构。
19、可选地，在同一步骤中形成所述第一栅极结构和第二栅极结构。
20、可选地，形成所述第一栅极结构和第二栅极结构的步骤包括：
21、在所述基底上依次形成所述第一栅极结构和所述第二栅极结构的初始栅氧化层和初始主体材料层；
22、形成图形化的掩膜层，以所述掩膜层为掩膜，对所述初始主体材料层和所述初始栅氧化层进行刻蚀，以得到所述第一栅极结构和所述第二栅极结构的栅极主体结构。
23、可选地，所述第二栅极结构的关键尺寸小于所述第一栅极结构的关键尺寸。
24、可选地，所述第一栅极结构的关键尺寸为0.55微米至0.75微米；
25、所述第二栅极结构的关键尺寸为0.1微米至0.6微米。
26、可选地，沿平行于所述基底表面的方向，所述第一栅极结构和所述第二栅极结构之间的间距为0.3微米至0.5微米。
27、可选地，在所述基底上形成阻挡层的步骤中，所述阻挡层还露出所述基底，被露出的基底位于第二栅极结构远离所述第一栅极结构的一侧；
28、所述在所述基底上形成阻挡层之前，形成方法还包括：在所述第一栅极结构远离所述第二栅极结构的一侧的基底内形成体区，并在所述体区内形成源区，以及在所述第二栅极结构远离所述第一栅极结构的一侧，且未被所述阻挡层覆盖的基底内形成漏区。
29、可选地，沿平行于所述基底表面的方向，所述第二栅极结构与所述漏区之间的距离，大于所述场板结构与所述漏区之间的距离。
30、可选地，所述半导体结构为ldmos器件，所述基底内形成有漂移区，其中，所述漂移区的掺杂浓度为1e16atom/cm3至1e17atom/cm3；
31、所述漏区、所述体区和所述源区位于所述漂移区内，且所述漏区、所述源区和所述漂移区的掺杂类型相同。
32、可选地，在所述阻挡层上形成场板结构的步骤包括：
33、在所述基底上形成层间介质层，所述层间介质层覆盖阻挡层，以及覆盖第一栅极结构的部分顶部和侧壁；
34、在所述层间介质层内形成开口，所述开口暴露出部分所述阻挡层，以及还暴露出所述第一栅极结构的部分顶部、所述源区和所述漏区；
35、在所述开口内形成与所述阻挡层相接触的场板结构，以及还形成与所述源区相接触的源区插塞，与所述漏区相接触的漏区插塞，以及与所述第一栅极结构相接触的栅极插塞。
36、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
37、本专利技术实施例提供的半导体结构中，位于基底上方的一部分阻挡层覆盖第二栅极结构，场板结构位于阻挡层上，且场板结构在基底上的投影覆盖第二栅极结构，由于第二栅极结构的导通率大于阻挡层的导通率（或者说第二栅极结构更容易吸引原先集中在场板下方尖角处的电场），这样在对半导体结构进行供电时，一部分集中在场板结构下方的阻挡层的电场线，可以通过第二栅极结构流至场板结构，使得场板结构下方的电场线的流经路径变长，电场分布更加均匀，能够降低碰撞电离，因而能够提高ldmos器件的可靠性。
38、本专利技术实施例提供的半导体结构的形成方法中，本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二栅极结构的关键尺寸小于所述第一栅极结构的关键尺寸。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅极结构的关键尺寸为0.55微米至0.75微米；
4.根据权利要求1所述的半导体结构，其特征在于，沿平行于所述基底表面的方向，所述第一栅极结构和所述第二栅极结构之间的间距为0.3微米至0.5微米。
5.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层还露出所述基底，被露出的基底位于第二栅极结构远离所述第一栅极结构的一侧；
6.根据权利要求5所述的半导体结构，其特征在于，所述第二栅极结构与所述漏区之间的距离，大于所述场板结构与所述漏区之间的距离。
7.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构为LDMOS器件，所述基底内具有有漂移区，其中，所述漂移区的掺杂浓度为1e16atom/cm3至1e17atom/cm3；其中，所述漏区、所述体区和所述源区位于所述漂移区内，且所述漏区、所述源区和所述
8.根据权利要求5所述的半导体结构，其特征在于，半导体结构还包括：
9.一种半导体结构的形成方法，其特征在于，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，在同一步骤中形成所述第一栅极结构和第二栅极结构。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一栅极结构和第二栅极结构的步骤包括：
12.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第二栅极结构的关键尺寸小于所述第一栅极结构的关键尺寸。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第一栅极结构的关键尺寸为0.55微米至0.75微米；
14.根据权利要求9所述的半导体结构的形成方法，其特征在于，沿平行于所述基底表面的方向，所述第一栅极结构和所述第二栅极结构之间的间距为0.3微米至0.5微米。
15.根据权利要求9所述的半导体结构的形成方法，其特征在于，在所述基底上形成阻挡层的步骤中，所述阻挡层还露出所述基底，被露出的基底位于第二栅极结构远离所述第一栅极结构的一侧；
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，沿平行于所述基底表面的方向，所述第二栅极结构与所述漏区之间的距离，大于所述场板结构与所述漏区之间的距离。
17.根据权利要求15所述的半导体结构的形成方法，其特征在于，所述半导体结构为LDMOS器件，所述基底内形成有漂移区，其中，所述漂移区的掺杂浓度为1e16atom/cm3至1e17atom/cm3；
18.根据权利要求15所述的半导体结构的形成方法，其特征在于，在所述阻挡层上形成场板结构的步骤包括：
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二栅极结构的关键尺寸小于所述第一栅极结构的关键尺寸。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一栅极结构的关键尺寸为0.55微米至0.75微米；
4.根据权利要求1所述的半导体结构，其特征在于，沿平行于所述基底表面的方向，所述第一栅极结构和所述第二栅极结构之间的间距为0.3微米至0.5微米。
5.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层还露出所述基底，被露出的基底位于第二栅极结构远离所述第一栅极结构的一侧；
6.根据权利要求5所述的半导体结构，其特征在于，所述第二栅极结构与所述漏区之间的距离，大于所述场板结构与所述漏区之间的距离。
7.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构为ldmos器件，所述基底内具有有漂移区，其中，所述漂移区的掺杂浓度为1e16atom/cm3至1e17atom/cm3；其中，所述漏区、所述体区和所述源区位于所述漂移区内，且所述漏区、所述源区和所述漂移区的掺杂类型相同。
8.根据权利要求5所述的半导体结构，其特征在于，半导体结构还包括：
9.一种半导体结构的形成方法，其特征在于，包括：
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，在同一步骤中形成所述第一栅极结构和...
【专利技术属性】
技术研发人员：滕巧，高大为，吴永玉，许凯，
申请(专利权)人：浙江创芯集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。