【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种半导体器件及其制造方法。
技术介绍
1、动态随机存取存储器(dynamic random access memory,dram)为一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字线(word line,wl)与位线(bit line,bl)，可定位至每一存储单元以控制其数据的存取。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制造方法，以提升半导体器件的可靠度与性能。
2、第一方面，为解决上述技术问题，本专利技术提供一种半导体器件，具体可包括：
3、基底；
4、多个位线结构，相互分隔地设置在所述基底上；
5、侧壁结构，位于所述位线结构的侧壁上；
6、多个触点结构，位于相邻所述位线结构之间，且覆盖所述侧壁结构的部分侧壁并与所述侧壁结构界定出位于相邻所述位线结构之间的第一间隔；
7、多个连接垫结构，位于所述触点结构上，且所述连接垫结构包括：
8、第一连接垫层，部分位于所述第一间隔中，与所述触点结构连接；
9、以及第二连接垫层，位于所述第一连接
10、在一些可选的示例中，所述半导体器件，还可包括：
11、多个隔离结构，位于相邻所述连接垫结构之间，并穿过所述第二连接垫层及所述位线结构与所述第一连接垫层直接接触。
12、在一些可选的示例中，所述隔离结构的底面被所述位线结构和所述第一连接垫层可完全覆盖。
13、在一些可选的示例中，相应所述第一间隔中的所述第一连接垫层可填满该第一间隔。
14、在一些可选的示例中，位于相应所述第一间隔中的所述第一连接垫层可具有空隙。
15、在一些可选的示例中，所述隔离结构与所述空隙直接接触并可延伸至该空隙的不同深度。
16、在一些可选的示例中，所述空隙可位于所述第一连接垫层的垂直中线上。
17、在一些可选的示例中，所述半导体器件，还可包括：
18、多个栅极结构，相互分隔地设置在所述基底上，相邻所述栅极结构之间具有第二间隔；
19、所述第二连接垫层包括位于第一间隔上方的第一部分和位于第二间隔内的第二部分，所述第一部分的底面高于所述位线结构的顶面，所述第二部分的底面低于所述栅极结构的顶面。
20、在一些可选的示例中，所述第二连接垫层位于所述第一连接垫层上的下表面向靠近所述隔离结构底部方向凹陷。
21、在一些可选的示例中，所述半导体器件，还可包括：
22、硅化物层，介于所述触点结构和所述第一连接垫层之间。
23、第二方面，基于相同的专利技术构思，本专利技术还提供了一种半导体器件的制造方法，具体可包括：
24、提供基底，包括第一区和第二区；
25、形成多个相互分隔地位线结构及侧壁结构，所述位线结构位于所述基底的第一区上，所述侧壁结构位于所述位线结构的侧壁上；
26、形成多个触点结构，所述触点结构位于相邻所述位线结构之间且覆盖所述侧壁结构的部分侧壁并与所述侧壁结构界定出位于相邻所述位线结构之间的第一间隔；
27、形成多个连接垫结构，所述连接垫结构位于所述触点结构上且包括部分位于所述第一间隔中的第一连接垫层和位于所述第一连接垫层上的第二连接垫层，其中，所述第一连接垫层还与所述触点结构连接，所述第二连接垫层的底面高于所述位线结构的顶面。
28、在一些可选的示例中，所述半导体器件的制造方法，还可包括：
29、形成多个隔离结构，所述隔离结构位于相邻所述连接垫结构之间，并穿过所述第二连接垫层及所述位线结构与所述第一连接垫层直接接触。
30、在一些可选的示例中，相应所述间隔中的所述第一连接垫层可以填满该第一间隔。
31、在一些可选的示例中，所述半导体器件的制造方法，还可包括：
32、在所述第二区上形成多个相互分隔设置的栅极结构，相邻所述栅极结构之间具有第二间隔；
33、所述第二连接垫层包括位于第一间隔上方的第一部分和位于第二间隔内的第二部分，所述第一部分的底面高于所述位线结构的顶面，所述第二部分的底面低于所述栅极结构的顶面。
34、在一些可选的示例中，在形成所述触点结构之后，且在形成所述连接垫结构之前，还可包括：形成硅化物层位于所述触点结构上。
35、本专利技术中，利用原子层沉积工艺的成膜均匀性，可在相邻位线结构之间的第一间隔内形成厚度均匀的第一连接垫层及相应的连接垫结构，且随着半导体结构尺寸的微缩，在深宽比逐渐增大的相邻位线结构之间的第一间隔内形成内部具有空隙且厚度亦均匀的第一连接垫层及相应的连接垫结构，以提升半导体器件的可靠度与性能。
本文档来自技高网...【技术保护点】
1.一种半导体器件，其特征在于，包括：
2.如权利要求1所述的半导体器件，其特征在于，还包括：
3.如权利要求2所述的半导体器件，其特征在于，所述隔离结构的底面被所述位线结构和所述第一连接垫层完全覆盖。
4.如权利要求2所述的半导体器件，其特征在于，相应所述第一间隔中的所述第一连接垫层填满该第一间隔。
5.如权利要求2所述的半导体器件，其特征在于，位于相应所述第一间隔中的所述第一连接垫层具有空隙。
6.如权利要求5所述的半导体器件，其特征在于，所述隔离结构与所述空隙直接接触并延伸至该空隙的不同深度。
7.如权利要求5所述的半导体器件，其特征在于，所述空隙位于所述第一连接垫层的垂直中线上。
8.如权利要求1所述的半导体器件，其特征在于，还包括：
9.如权利要求2所述的半导体器件，其特征在于，所述第二连接垫层位于所述第一连接垫层上的下表面向靠近所述隔离结构底部方向凹陷。
10.如权利要求1所述的半导体器件，其特征在于，还包括：
11.一种半导体器件的制造方法，其特征
12.如权利要求11所述的半导体器件的制造方法，其特征在于，还包括：形成多个隔离结构，所述隔离结构位于相邻所述连接垫结构之间，并穿过所述第二连接垫层及所述位线结构与所述第一连接垫层直接接触。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，相应所述间隔中的所述第一连接垫层填满该第一间隔。
14.如权利要求11所述的半导体器件的制造方法，其特征在于，还包括：在所述第二区上形成多个相互分隔设置的栅极结构，相邻所述栅极结构之间具有第二间隔；
15.如权利要求11所述的半导体器件的制造方法，其特征在于，在形成所述触点结构之后，且在形成所述连接垫结构之前，还包括：形成硅化物层位于所述触点结构上。
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
2.如权利要求1所述的半导体器件，其特征在于，还包括：
3.如权利要求2所述的半导体器件，其特征在于，所述隔离结构的底面被所述位线结构和所述第一连接垫层完全覆盖。
4.如权利要求2所述的半导体器件，其特征在于，相应所述第一间隔中的所述第一连接垫层填满该第一间隔。
5.如权利要求2所述的半导体器件，其特征在于，位于相应所述第一间隔中的所述第一连接垫层具有空隙。
6.如权利要求5所述的半导体器件，其特征在于，所述隔离结构与所述空隙直接接触并延伸至该空隙的不同深度。
7.如权利要求5所述的半导体器件，其特征在于，所述空隙位于所述第一连接垫层的垂直中线上。
8.如权利要求1所述的半导体器件，其特征在于，还包括：
9.如权利要求2所述的半导体器件，其特征在于，所述第二连接垫层位于所述第一连接垫层...
【专利技术属性】
技术研发人员：许培育，蔡建成，吴建山，江丽贞，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。