【技术实现步骤摘要】
本公开涉及集成电路，特别涉及一种底层电路版图的测试方法、电路版图的测试方法和装置。
技术介绍
1、在集成电路的制造工艺中，虚拟金属（dummy metal）是为了满足最低金属密度要求，防止化学机械研磨（cmp）时在金属层中出现凹槽，并对金属层起到支撑作用的，添加在晶圆中的电路图形无关的金属支撑结构。
2、虽然虚拟金属与电路图形无关，但是其存在会导致电路的寄生rc（电容电阻）的存在，造成rc参数的增加，会导致高速电路的频率降低甚至影响到信号的传输。
3、因此，在集成电路设计阶段，既需要引入虚拟金属，也需要执行相应的测试，以避免因为虚拟金属的存在而影响信号传输的问题。
技术实现思路
1、有鉴于此，本申请提供一种底层电路版图的测试方法、电路版图的测试方法和装置，以助于降低因为底层电路版图后仿真过程中所引入的不真实的虚拟金属带来的rc参数，导致的底层电路版图的后仿真测试结果和顶层电路版图的后仿真测试结果之间的差异，帮助提升底层电路版图的后仿真测试结果和顶层电路版图的后仿真测试结果之间的一致性。
2、根据本公开实施例的一方面，提供一种底层电路版图的测试方法，包括：
3、获取预进行后仿真测试的当前底层电路版图；
4、获取与所述当前底层电路版图相关联的电路结构；
5、将所述当前底层电路版图与所述电路结构进行组合并填充虚拟金属，以组成关联于所述当前底层电路版图的后仿真测试结构；
6、基于所述后仿真测试结构，通过对所
7、在一种可能实施方式中，所述电路结构包括与所述当前底层电路版图相关联的其他底层电路版图、所述当前底层电路版图与所述其他底层电路版图之间的金属互联结构中的至少其中之一。
8、在一种可能实施方式中，所述将所述当前底层电路版图与所述电路结构进行组合，包括：
9、在所述其他底层电路版图中包含器件和器件间连接走线的情况下，将所述当前底层电路版图与所述其他底层电路版图通过已规划的金属互联结构连接；
10、在所述其他底层电路版图中仅包含器件的情况下，或者在所述其他底层电路版图中不包含器件的情况下，将所述当前底层电路版图与所述其他底层电路版图通过预规划的金属互联结构连接。
11、在一种可能实施方式中，所述虚拟金属填充于未被所述电路结构所占的金属互联结构的空间，并在所述当前底层电路版图的后仿真测试结束后被去除。
12、在一种可能实施方式中，所述底层电路版图的测试方法还包括：
13、在所述电路结构不存在的情况下，在所述当前底层电路版图周围直接填充所述虚拟金属，以组成所述后仿真测试结构。
14、根据本公开实施例的另一方面，提供一种电路版图的测试方法，包括：
15、针对组成顶层电路版图的全部底层电路版图中的至少其中之一执行如上任一项所述的底层电路版图的测试方法；
16、将后仿真测试通过的所述全部底层电路版图通过已规划的金属互联结构连接并填充虚拟金属，以组成预进行后仿真测试的所述顶层电路版图；
17、通过对所述顶层电路版图执行后仿真测试，得到所述顶层电路版图的后仿真测试结果。
18、根据本公开实施例的另一方面，提供一种底层电路版图的测试装置，包括：
19、版图获取模块，被配置为执行获取预进行后仿真测试的当前底层电路版图；
20、电路结构获取模块，被配置为执行获取与所述当前底层电路版图相关联的电路结构；
21、测试结构组装模块，被配置为执行将所述当前底层电路版图与所述电路结构进行组合并填充虚拟金属，以组成关联于所述当前底层电路版图的后仿真测试结构；
22、底层版图后仿真测试模块，被配置为执行基于所述后仿真测试结构，通过对所述当前底层电路版图执行后仿真测试，得到所述当前底层电路版图的后仿真测试结果。
23、根据本公开实施例的另一方面，提供一种电路版图的测试装置，包括：
24、如上所述的底层电路版图的测试装置，用于针对组成顶层电路版图的全部底层电路版图中的至少其中之一执行底层电路版图的后仿真测试；
25、顶层电路版图组装模块，被配置为执行将后仿真测试通过的所述全部底层电路版图通过已规划的金属互联结构连接并填充虚拟金属，以组成预进行后仿真测试的所述顶层电路版图；
26、顶层版图后仿真测试模块，被配置为执行通过对所述顶层电路版图执行后仿真测试，得到所述顶层电路版图的后仿真测试结果。
27、根据本公开实施例的另一方面，提供一种电子设备，包括：
28、处理器；
29、用于存储所述处理器的可执行指令的存储器；
30、其中，所述处理器被配置为执行所述可执行指令，以实现如上任一项所述的底层电路版图的测试方法和/或如上所述的电路版图的测试方法。
31、根据本公开实施例的另一方面，提供一种计算机可读存储介质，当所述计算机可读存储介质中的至少一条指令被电子设备的处理器执行时，使得所述电子设备能够实现如上任一项所述的底层电路版图的测试方法和/或如上所述的电路版图的测试方法。
32、从上述方案可以看出，本公开的底层电路版图的测试方法、电路版图的测试方法和装置中，将当前底层电路版图与相关联的电路结构进行组合后，电路结构会占据一部分本该被不真实的虚拟金属填充的空间，并且，因为电路结构与当前底层电路版图相关联，所以当前底层电路版图周围的电路结构更加接近于最终的顶层电路版图中的电路结构，这意味着当前底层电路版图抽取的rc参数会更加接近于当前底层电路版图对顶层电路版图的rc参数的真实贡献，进而本公开方案有助于当前底层电路版图的后仿真测试结果与顶层电路版图的后仿真测试结果之间差异的缩小，从而有助于提升底层电路版图后仿真测试结果与顶层电路版图后仿真测试结果的一致性，有助于防止底层电路版图满足设计要求而顶层电路版图却无法满足设计要求的问题，有助于提升集成电路设计阶段的开发效率。
本文档来自技高网...【技术保护点】
1.一种底层电路版图的测试方法，包括：
2.根据权利要求1所述的底层电路版图的测试方法，其特征在于：
3.根据权利要求2所述的底层电路版图的测试方法，其特征在于，所述将所述当前底层电路版图与所述电路结构进行组合，包括：
4.根据权利要求1所述的底层电路版图的测试方法，其特征在于：
5.根据权利要求1所述的底层电路版图的测试方法，其特征在于，还包括：
6.一种电路版图的测试方法，包括：
7.一种底层电路版图的测试装置，其特征在于，包括：
8.一种电路版图的测试装置，其特征在于，包括：
9.一种电子设备，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，当所述计算机可读存储介质中的至少一条指令被电子设备的处理器执行时，使得所述电子设备能够实现如权利要求1至5任一项所述的底层电路版图的测试方法和/或如权利要求6所述的电路版图的测试方法。
【技术特征摘要】
1.一种底层电路版图的测试方法，包括：
2.根据权利要求1所述的底层电路版图的测试方法，其特征在于：
3.根据权利要求2所述的底层电路版图的测试方法，其特征在于，所述将所述当前底层电路版图与所述电路结构进行组合，包括：
4.根据权利要求1所述的底层电路版图的测试方法，其特征在于：
5.根据权利要求1所述的底层电路版图的测试方法，其特征在于，还包括：
6.一种电路版图的...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：上海壁仞科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。