System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及半导体集成电路制造,具体涉及一种cis的制造方法。
技术介绍
1、随着半导体产业的不断发展,集成电路制造工艺正如摩尔定律(大约每18个月芯片上集成元件的数量就翻一番)器件密度不断提高,性能持续提升,计算机、通信以及消费电子的普及,极大地提高经济生产力和生活质量,其中cmos图像传感器芯片(cis)应用非常广泛,cis产品性能要求也越高。
2、白色像素,即wp(white pixel),是cis产品最重要性能参数,是指在暗场环境下,输出高于周围像素的平均输出,一般dn值高于周围像素50dn的称为白色像素。
3、wp的主要形成原因在于受金属离子、或晶格缺陷形成一个个活性很强的中间能级,中间能级极大的提升了电子和空穴复合几率,从而形成了白色像素的问题。
技术实现思路
1、本申请提供了一种cis的制造方法,可以改善相关技术中白色像素的问题。
2、为了解决
技术介绍
中的技术问题,本申请提供一种cis的制造方法,所述cis的制造方法包括以下步骤:
3、提供包含像素单元区的半导体衬底,所述半导体衬底上形成有栅极结构;
4、通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层;
5、通过不含等离子体的沉积工艺在所述第一氧化层上沉积形成第二氧化层;
6、通过不含等离子体的沉积工艺在所述第二氧化层上沉积形成第一氮化硅层;
7、刻蚀所述第一氮化硅层、第二氧化层和所述第
8、通过不含等离子体的沉积工艺沉积形成第三氧化层,所述第三氧化层覆盖在所述第一侧墙、半导体衬底、和栅极结构外露的表面;
9、通过不含等离子体的沉积工艺在所述第三氧化层上沉积形成第二氮化硅层;
10、刻蚀所述第二氮化硅层和所述第三氧化层,形成覆盖在所述第一侧墙外的第二侧墙。
11、可选地,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
12、通过炉管沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层。
13、可选地,在所述通过炉管沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
14、使得带有所述第一氧化层的半导体衬底冷却。
15、可选地,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
16、通过ald工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层。
17、可选地,在所述通过ald工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
18、进行源端漂移区和漏端ldd区的淡掺杂。
19、可选地,所述通过不含等离子体的沉积工艺在所述第一氧化层上沉积形成第二氧化层的步骤,包括:
20、通过炉管沉积工艺在所述第一氧化层上沉积形成第二氧化层,或者,通过ald工艺在所述第一氧化层上沉积形成第二氧化层。
21、可选地,所述通过炉管沉积工艺在所述第一氧化层上沉积形成第二氧化层的步骤完成后,还进行以下步骤:
22、使得带有第二氧化层的半导体衬底冷却。
23、可选地,所述通过不含等离子体的沉积工艺在所述第二氧化层上沉积形成第一氮化硅层的步骤,包括:
24、通过炉管沉积工艺在所述第二氧化层上沉积形成第一氮化硅层,或,通过ald工艺在所述第二氧化层上沉积形成第一氮化硅层。
25、可选地,所述通过炉管沉积工艺在所述第二氧化层上沉积形成第一氮化硅层的步骤完成后,还进行以下步骤:
26、使得带有第一氮化硅层的半导体衬底冷却。
27、可选地,所述通过不含等离子体的沉积工艺沉积形成第三氧化层,所述第三氧化层覆盖在所述第一侧墙、半导体衬底、和栅极结构外露的表面的步骤,包括:
28、通过炉管沉积工艺沉积形成第三氧化层,所述第三氧化层覆盖在所述第一侧墙、半导体衬底、和栅极结构外露的表面,或,通过ald工艺沉积形成第三氧化层,所述第三氧化层覆盖在所述第一侧墙、半导体衬底、和栅极结构外露的表面。
29、可选地,所述通过不含等离子体的沉积工艺在所述第三氧化层上沉积形成第二氮化硅层的步骤,包括:
30、通过炉管沉积工艺在所述第三氧化层上沉积形成第二氮化硅层,或,通过ald工艺在所述第三氧化层上沉积形成第二氮化硅层。
31、本申请技术方案,至少包括如下优点:本申请通过使用不含等离子体的沉积工艺形成第一氧化层、第二氧化层、第一氮化硅层、第三氧化层和第二氮化硅层提高所形成膜层的质量,避免等离子体对膜层造成的晶格缺陷。高质量的膜层能够阻挡后续工艺中引入的金属离子进入像素单元区,从而降低cis器件的白色像素的问题。
本文档来自技高网...【技术保护点】
1.一种CIS的制造方法,其特征在于,所述CIS的制造方法包括以下步骤:
2.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
3.如权利要求2所述的CIS的制造方法,其特征在于,在所述通过炉管沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
4.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
5.如权利要求4所述的CIS的制造方法,其特征在于,在所述通过ALD工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
6.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述第一氧化层上沉积形成第二氧化层的步骤,包括:
7.如权利要求6所述的CIS的制造方法,其特征在于,所述通过炉管沉积
8.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述第二氧化层上沉积形成第一氮化硅层的步骤,包括:
9.如权利要求8所述的CIS的制造方法,其特征在于,所述通过炉管沉积工艺在所述第二氧化层上沉积形成第一氮化硅层的步骤完成后,还进行以下步骤:
10.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺沉积形成第三氧化层,所述第三氧化层覆盖在所述第一侧墙、半导体衬底、和栅极结构外露的表面的步骤,包括:
11.如权利要求1所述的CIS的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述第三氧化层上沉积形成第二氮化硅层的步骤,包括:
...【技术特征摘要】
1.一种cis的制造方法,其特征在于,所述cis的制造方法包括以下步骤:
2.如权利要求1所述的cis的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
3.如权利要求2所述的cis的制造方法,其特征在于,在所述通过炉管沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
4.如权利要求1所述的cis的制造方法,其特征在于,所述通过不含等离子体的沉积工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤,包括:
5.如权利要求4所述的cis的制造方法,其特征在于,在所述通过ald工艺在所述半导体衬底的表面和所述栅极结构的表面沉积形成第一氧化层的步骤完成后,还进行以下步骤:
6.如权利要求1所述的cis的制造方法,其特征在于,所述通过不含等离子体的沉积...
【专利技术属性】
技术研发人员:张栋,范晓,
申请(专利权)人:华虹半导体无锡有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。