【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及在微电子结构的核衬底内限定的沟槽中的沉积。
技术介绍
1、一个或多个管芯的顶部组的面电和机械耦合到一个或多个管芯的底部组的后侧的面对背(face to back)过程流程需要用于管芯到管芯耦合的更紧密的通孔(例如硅通孔或tsv或玻璃通孔或tgv)间距。然而，紧密间距的tsv/tgv是具有挑战性的，因为它们需要一个或多个管芯的顶部组(离支撑封装衬底最远)具有相对小的厚度(例如小于约50μm)，以便适应更小的间距和更小的tsv/tgv。
2、为了克服挑战并实现更小的tsv/tgv和更紧密间距，现有技术使用了一种方法，该方法包括处理其上支撑管芯的基础晶圆，同时基础晶圆通过胶粘层固定到临时载体，并在管芯到管芯接合完成之后去除临时载体。否则，现有技术的tsv/tgv及其间距可相对大(至少20μm)。
技术实现思路
【技术保护点】
1.一种微电子组件，包括:
2.根据权利要求1所述的微电子组件，其中，所述一个或多个第一管芯中的至少一个以及所述一个或多个第二管芯中的至少一个包括小芯片。
3.根据权利要求1所述的微电子组件，其中，所述第一层是无源层，并且所述第二层是有源层。
4.根据权利要求1所述的微电子组件，其中，所述第一层的所述一个或多个管芯的数量与所述第二层的所述一个或多个管芯的数量相同。
5.根据权利要求1-4中任一项所述的微电子组件，其中，所述第二衬底具有从约5μm至约50μm的厚度，并且其中所述第二通孔具有约2μm至约10μm的直径以及从约5μm至约50μm的长度。
6.根据权利要求1-4中任一项所述的微电子组件，其中，所述第二通孔具有从亚微米范围到约20μm的间距。
7.根据权利要求6所述的微电子组件，其中，在所述间距小于或等于2μm的情况下，所述第二通孔具有所述间距的约1/2的直径，并且在所述间距大于2μm的情况下，所述第二通孔具有约5μm至10μm之间的直径。
8.根据权利要求1-4中任一项所述的微电子组件，还
9.根据权利要求8所述的微电子组件，还包括位于所述第一衬底和所述第一互连层之间的再分布层，所述再分布层包括第三电介质材料和其中的导电迹线，其用来在所述再分布层的前表面和后表面之间重新布线电路径，所述导电迹线在所述再分布层的所述前表面处耦合到所述第一通孔，并在所述再分布层的所述后表面处耦合到所述第一互连。
10.根据权利要求8所述的微电子组件，其中，所述一个或多个第一管芯中的至少一个通过混合接合连接的方式耦合到所述第一互连层。
11.根据权利要求8所述的微电子组件，其中，所述一个或多个第二管芯中的至少一个通过混合接合连接的方式耦合到所述第二互连层。
12.根据权利要求1-4中任一项所述的微电子组件，还包括模制化合物，其在所述第二衬底上，使得其包装所述第二层，所述模制化合物沿着所述第二层的壁延伸，并且在所述第二层的所述一个或多个管芯之间延伸。
13.根据权利要求12所述的微电子组件，其中，所述模制化合物还沿着所述第二衬底的壁延伸，沿着所述第一层的壁延伸，并且不在所述第一层的所述一个或多个管芯之间延伸。
14.根据权利要求12所述的微电子组件，其中，所述模制化合物包括环氧树脂材料或二氧化硅之一。
15.根据权利要求8所述的微电子组件，其中，所述第二互连层具有前表面，所述前表面在其未被所述第二层覆盖的区域处限定支架结构。
16.一种半导体封装，包括:
17.根据权利要求16所述的半导体封装，还包括包装所述导电结构的底部填充材料。
18.一种集成电路(IC)装置组合件，包括:
19.根据权利要求18所述的IC装置组合件，其中，所述一个或多个第一管芯中的至少一个以及所述一个或多个第二管芯中的至少一个包括小芯片。
20.一种用来形成半导体封装的微电子结构的方法，所述方法包括:
21.根据权利要求20所述的方法，其中，所述第二通孔具有从亚微米范围到约20μm的间距。
22.根据权利要求21所述的方法，其中，在所述间距小于或等于2μm的情况下，所述第二通孔具有约所述间距的1/2的直径，并且在所述间距大于2μm的情况下，所述第二通孔具有在约5μm和10μm之间的直径。
23.根据权利要求21-22中任一项所述的方法，还包括:
24.根据权利要求23所述的方法，所述第一微电子子组合件还包括在所述第一衬底结构和所述第一互连层之间的再分布层，所述再分布层包括第三电介质材料和在其中的导电迹线，其用来在所述再分布层的前表面和后表面之间重新布线电路径，所述导电迹线在所述再分布层的所述前表面处耦合到所述第一通孔，并且在所述再分布层的所述后表面处耦合到所述第一互连。
25.根据权利要求24所述的方法，其中，将所述第一微电子子组合件接合到所述第二微电子子组合件包括接合，使得所述第一互连通过混合接合连接的方式在所述第一互连层的前表面处耦合到所述第一层的所述一个或多个管芯。
...【技术特征摘要】
【国外来华专利技术】
1.一种微电子组件，包括:
2.根据权利要求1所述的微电子组件，其中，所述一个或多个第一管芯中的至少一个以及所述一个或多个第二管芯中的至少一个包括小芯片。
3.根据权利要求1所述的微电子组件，其中，所述第一层是无源层，并且所述第二层是有源层。
4.根据权利要求1所述的微电子组件，其中，所述第一层的所述一个或多个管芯的数量与所述第二层的所述一个或多个管芯的数量相同。
5.根据权利要求1-4中任一项所述的微电子组件，其中，所述第二衬底具有从约5μm至约50μm的厚度，并且其中所述第二通孔具有约2μm至约10μm的直径以及从约5μm至约50μm的长度。
6.根据权利要求1-4中任一项所述的微电子组件，其中，所述第二通孔具有从亚微米范围到约20μm的间距。
7.根据权利要求6所述的微电子组件，其中，在所述间距小于或等于2μm的情况下，所述第二通孔具有所述间距的约1/2的直径，并且在所述间距大于2μm的情况下，所述第二通孔具有约5μm至10μm之间的直径。
8.根据权利要求1-4中任一项所述的微电子组件，还包括:
9.根据权利要求8所述的微电子组件，还包括位于所述第一衬底和所述第一互连层之间的再分布层，所述再分布层包括第三电介质材料和其中的导电迹线，其用来在所述再分布层的前表面和后表面之间重新布线电路径，所述导电迹线在所述再分布层的所述前表面处耦合到所述第一通孔，并在所述再分布层的所述后表面处耦合到所述第一互连。
10.根据权利要求8所述的微电子组件，其中，所述一个或多个第一管芯中的至少一个通过混合接合连接的方式耦合到所述第一互连层。
11.根据权利要求8所述的微电子组件，其中，所述一个或多个第二管芯中的至少一个通过混合接合连接的方式耦合到所述第二互连层。
12.根据权利要求1-4中任一项所述的微电子组件，还包括模制化合物，其在所述第二衬底上，使得其包装所述第二层，所述模制化合物沿着所述第二层的壁延伸，并且在所述第二层的所述一个或多个管芯之...
【专利技术属性】
技术研发人员：N·A·德什潘德，O·G·卡哈德，M·巴蒂亚，D·马利克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。