System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域,具体涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的不断发展,光电通信的需求也在逐步提高,通过标准半导体工艺能够将硅光材料和器件集成在一起,主要包括光电调制器、探测器、波导器件等,其中,用于形成集成光波导的材料种类很多,由于氮化硅透光光谱宽、传输损耗低,通常采用lpcvd(low-pressure chemical vapor deposition,低压化学气相沉积)技术生成氮化硅波导,而且,由于薄膜铌酸锂(linbo3)具有优异的电光效应特性,也使得基于linbo3晶体制作得到的光电调制器被普遍使用于高效高带宽的长距离通信中。然而,氮化硅波导到铌酸锂薄膜之间的距离,对光从氮化硅波导耦合进入铌酸锂薄膜的高效率具有重要影响。
2、因此,如何缩短波导器件到光电调制结构之间的距离,以提升耦合效率,提高半导体器件的整体性能,也成为了本领域技术人员亟需解决的技术问题。
技术实现思路
1、有鉴于此,本专利技术实施例提供一种半导体结构及其形成方法,以缩短波导器件到光电调制结构的距离,提升耦合效率,提高半导体器件整体性能。
2、本专利技术实施例提供一种半导体结构的形成方法,包括:
3、提供基底,所述基底包括衬底、位于所述衬底上的第一埋层,以及,位于所述第一埋层内的波导器件和顶硅结构,其中,所述波导器件位于所述顶硅结构背离所述衬底一侧;
4、去除部分第一埋层,在所述波导器件两侧形成导电沟槽,以及,连接
5、在所述导电沟槽和所述接触孔内形成用于电连接所述顶硅结构的导电结构;
6、形成覆盖所述导电结构和所述第一埋层的第二埋层;
7、在所述第二埋层上键合器件晶圆,所述器件晶圆上至少包括光电调制结构。
8、可选的,所述第一埋层的表面高出所述波导器件的顶面,高出的距离为所述波导器件高度的1/10倍至3倍。
9、可选的,所述去除部分第一埋层,在所述波导器件两侧形成导电沟槽,以及,连接所述导电沟槽底部和所述顶硅结构的接触孔,包括:
10、形成位于所述第一埋层上图形化的第一掩膜层,所述第一掩膜层中的第一掩膜图形暴露部分区域的第一埋层,且所述第一掩膜图形位于所述波导器件两侧,作为所述导电沟槽;
11、形成位于暴露部分区域的第一埋层上图形化的第二掩膜层,所述第二掩膜层中的第二掩膜图形暴露部分区域的顶硅结构,作为所述接触孔。
12、可选的,所述顶硅结构至少包括接触层;
13、所述接触孔连接所述导电沟槽底部和所述顶硅结构的接触层顶部。
14、可选的,在所述导电沟槽和所述接触孔内形成用于电连接所述顶硅结构的导电结构,包括:
15、在所述接触孔内形成电连接所述顶硅结构的接触层的导电插塞;
16、形成完全填充所述导电沟槽的导电互连材料层;
17、以所述第一埋层为停止层,平坦化所述导电互连材料层,以剩余的导电互连材料层为导电互连层。
18、可选的,所述在所述接触孔内形成电连接所述顶硅结构的接触层的导电插塞之后,所述在所述导电沟槽内形成导电互连材料层之前,还包括:
19、形成保形覆盖所述导电沟槽的粘合材料层;
20、所述以所述第一埋层为停止层,平坦化所述导电互连材料层的步骤中,所述平坦化工艺还平坦化所述粘合材料层,以剩余的粘合材料层为粘合层。
21、可选的,所述第二埋层的高度是所述所述波导器件高度的1/10倍至3倍。
22、可选的,所述提供基底,包括:
23、提供衬底;
24、在所述衬底上形成多个层结构,所述多个层结构至少包括所述第一埋层和位于所述第一埋层的顶硅结构;
25、在所述顶硅结构背离所述衬底一侧形成所述波导器件;
26、在所述顶硅结构上形成接触层,所述接触层位于所述波导器件两侧。
27、可选的,所述波导器件为氮化硅波导器件,所述光电调制结构为铌酸锂调制结构。
28、本专利技术实施例还提供一种半导体结构,包括:
29、基底,所述基底包括衬底、位于衬底上的第一埋层,以及,位于所述第一埋层内的波导器件和顶硅结构,其中,所述波导器件位于所述顶硅结构背离所述衬底一侧;
30、对应所述波导器件两侧,在所述基底上设置有导电结构,所述导电结构包括导电互连层,以及,连接所述导电互连层底部和所述顶硅结构的导电插塞,其中,所述导电互连层的底部至少低于所述波导器件的顶部;
31、所述导电结构上覆盖有第二埋层;
32、键合在所述第二埋层上的器件晶圆,所述器件晶圆上至少包括光电调制结构。
33、本专利技术实施例的技术方案具有以下优点:
34、本专利技术实施例提供一种半导体结构及其形成方法,所述方法中通过在基底上形成导电沟槽,以及,连接所述导电沟槽底部和顶硅结构的接触孔,并使得所述导电沟槽的底部至少低于所述波导器件的顶部,从而使得在所述导电沟槽和所述接触孔内形成的导电结构的设置位置向衬底方向靠近,而不会在背离衬底一侧的方向占用过多的空间,使得波导器件到光电调制结构之间的距离无需过多考虑导电结构的设置空间,从而缩短波导器件到光电调制结构的距离,提高光从波导器件到光电调制结构的耦合效率,提升半导体器件性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:
2.根据权利要求1所述半导体结构的形成方法,其特征在于,所述第一埋层的表面高出所述波导器件的顶面,高出的距离为所述波导器件高度的1/10倍至3倍。
3.根据权利要求2所述半导体结构的形成方法,其特征在于,所述去除部分第一埋层,在所述波导器件两侧形成导电沟槽,以及,连接所述导电沟槽底部和所述顶硅结构的接触孔,包括:
4.根据权利要求3所述半导结构的形成方法,其特征在于,所述顶硅结构至少包括接触层;
5.根据权利要求1所述半导体结构的形成方法,其特征在于,在所述导电沟槽和所述接触孔内形成用于电连接所述顶硅结构的导电结构,包括:
6.根据权利要求5所述半导体结构的形成方法,其特征在于,所述在所述接触孔内形成电连接所述顶硅结构的接触层的导电插塞之后,所述在所述导电沟槽内形成导电互连材料层之前,还包括:
7.根据权利要求1所述半导体结构的形成方法,其特征在于,所述第二埋层的高度是所述波导器件高度的1/10倍至3倍。
8.根据权利要求1所述半导体结构的形成方法
9.根据权利要求1所述半导体结构的形成方法,其特征在于,所述波导器件为氮化硅波导器件,所述光电调制结构为铌酸锂调制结构。
10.一种半导体结构,其特征在于,包括:
...【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
2.根据权利要求1所述半导体结构的形成方法,其特征在于,所述第一埋层的表面高出所述波导器件的顶面,高出的距离为所述波导器件高度的1/10倍至3倍。
3.根据权利要求2所述半导体结构的形成方法,其特征在于,所述去除部分第一埋层,在所述波导器件两侧形成导电沟槽,以及,连接所述导电沟槽底部和所述顶硅结构的接触孔,包括:
4.根据权利要求3所述半导结构的形成方法,其特征在于,所述顶硅结构至少包括接触层;
5.根据权利要求1所述半导体结构的形成方法,其特征在于,在所述导电沟槽和所述接触孔内形成用于电连接所述顶硅结构...
【专利技术属性】
技术研发人员:吴家亨,曾红林,陈晓军,张冬生,殷霞革,冯霞,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。