【技术实现步骤摘要】
本申请涉及半导体制造，具体涉及一种数字隔离器及其制备方法、集成器件。
技术介绍
1、数字隔离器(digital isolator)是在电路系统在进行信号传递时实现信号与信号，信号与用户之间相互隔离，达到保护低压模块信号安全和用户安全目的的器件。
2、传统的数字隔离器工艺通常是通过铝制程或铜制程工艺实现，为实现超高压隔离，数字隔离器上、下极板之间需要使用5～20μm的绝缘介质层，常用的实现方式有metal/via stack(金属层、导电插塞堆叠)或via stack(导电插塞堆叠)，无论铝制程或铜制程均可实现，其中，
3、对于铝制程工艺，可以利用器件的中间金属层充当数字隔离器的下极板，利用器件的顶层金属层充当数字隔离器的上极板，无需额外增加其他金属层次，但是器件的集成度低，并且成本较高。
4、对于铜制程工艺，目前业界主流做法是额外生长一层氮化钛层，利用该氮化钛层(tin)作为数字隔离器的下极板(类似铜制程的mim电容制备)，用芯片最顶层的rdl(redistribution layer，重布线层)充当数字隔离器的上极板，铜制程工艺的工艺成本低，工艺稳定性好，但是为了制作出数字隔离器的tin层下极板，需要额外增加tin膜层淀积+金属刻蚀光罩+tin层表面的绝缘介质层的化学机械研磨等多个步骤。
技术实现思路
1、本申请提供了一种数字隔离器及其制备方法、集成器件，可以解决传统铝制程工艺制备数字隔离器存在集成度低、成本高的问题，和/或传统铜制程工艺制备数
2、第一方面，本申请实施例提供了一种数字隔离器的制备方法，包括：
3、步骤1：提供一半导体结构，所述半导体结构包含多个逻辑电路区和多个隔离区，各所述隔离区分别位于相邻两个逻辑电路区之间以隔离不同的逻辑电路区，所述逻辑电路区包括：主器件结构；所述隔离区至少包括：衬底、位于所述衬底上的第一至第m阻挡层和第一至第m绝缘层，其中，第j阻挡层和第j绝缘层依次交错堆叠；其中，所述逻辑电路区的主器件结构表面也覆盖有所述第m绝缘层；其中，1≤j≤m，m≥2；
4、步骤2：形成铜金属层，所述铜金属层覆盖所述逻辑电路区的所述第m绝缘层和所述隔离区的所述第m绝缘层；
5、步骤3：在所述铜金属层上涂覆光刻胶层；
6、步骤4：通过曝光、显影工艺，在所述光刻胶层上定义逻辑电路区图形和隔离区图形，以得到图案化的光刻胶层；
7、步骤5：以图案化的光刻胶层为掩模，刻蚀所述铜金属层，以在所述逻辑电路区形成中间金属层，以及在所述隔离区形成金属下极板；
8、步骤6：形成第m+1绝缘层，所述第m+1绝缘层覆盖所述逻辑电路区的中间金属层和所述隔离区的金属下极板；
9、步骤7：研磨去除超出所述中间金属层上表面以及所述金属下极板上表面的所述第m+1绝缘层；
10、步骤8：在所述第m+1绝缘层上形成组合绝缘层，并刻蚀所述组合绝缘层以在所述逻辑电路区和所述隔离区分别得到多个通孔，其中，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔露出所述金属下极板；
11、步骤9：在逻辑电路区的通孔中填充铜金属材料，以得到逻辑电路区导电插塞，以及在所述隔离区的通孔中填充铜金属材料，以得到隔离区导电插塞；
12、步骤10：形成图案化的金属层，所述图案化的金属层至少覆盖所述逻辑电路区导电插塞和所述隔离区导电插塞，其中，所述隔离区的图案化的金属层分别用作金属上极板、所述金属下极板的引出金属层，所述逻辑电路区的图案化的金属层用作顶层金属层。
13、可选的，在所述数字隔离器的制备方法中，以图案化的光刻胶层为掩模，刻蚀所述铜金属层，以在所述逻辑电路区形成中间金属层，以及在所述隔离区形成金属下极板的过程中，刻蚀得到的所述金属下极板呈矩形板状，所述金属下极板中形成有按阵列形式排布的若干开口。
14、可选的，在所述数字隔离器的制备方法中，所述金属下极板的长至少为150μm，所述金属下极板的宽至少为150μm。
15、可选的，在所述数字隔离器的制备方法中，在所述第m+1绝缘层上形成组合绝缘层，并刻蚀所述组合绝缘层以在所述逻辑电路区和所述隔离区分别得到多个通孔，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔露出所述金属下极板的步骤包括：
16、步骤8.1：形成第m+1阻挡层，所述第m+1阻挡层覆盖所述第m+1绝缘层，以及所述中间金属层和所述金属下极板；
17、步骤8.2：形成第m+2绝缘层，所述第m+2绝缘层覆盖所述第m+1阻挡层；
18、步骤8.3：重复依次执行步骤8.1和步骤8.2至少一次，以得到所述组合绝缘层；
19、步骤8.4：刻蚀所述组合绝缘层，以在所述逻辑电路区和所述隔离区分别形成多个通孔，其中，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔露出所述金属下极板。
20、可选的，在所述数字隔离器的制备方法中，组合绝缘层的厚度至少为10μm。
21、可选的，在所述数字隔离器的制备方法中，所述图案化的金属层的材质为铜。
22、可选的，在所述数字隔离器的制备方法中，第一至第m阻挡层的材质为氮掺杂碳化硅。
23、可选的，在所述数字隔离器的制备方法中，第一至第m绝缘层的材质为二氧化硅。
24、第二方面，本申请实施例还提供了一种数字隔离器，包括：
25、半导体结构，所述半导体结构包含多个逻辑电路区和多个隔离区，各所述隔离区分别位于相邻两个逻辑电路区之间以隔离不同的逻辑电路区，所述逻辑电路区包括：主器件结构；所述隔离区至少包括：衬底、位于所述衬底上的第一至第m阻挡层和第一至第m绝缘层，其中，第j阻挡层和第j绝缘层依次交错堆叠；其中，所述逻辑电路区的主器件结构表面也覆盖有所述第m绝缘层；其中，1≤j≤m，m≥2；
26、第m+1绝缘层，所述第m+1绝缘层覆盖所述逻辑电路区和所述隔离区的第m绝缘层；
27、中间金属层和金属下极板，所述中间金属层位于所述逻辑电路区的第m绝缘层上，所述金属下极板位于所述隔离区的第m绝缘层上，并且所述中间金属层和所述金属下极板位于所述第m+1绝缘层中；
28、组合绝缘层，所述组合绝缘层位于所述第m+1绝缘层上；
29、多个通孔，所述通孔位于所述逻辑电路区和所述隔离区的所述组合绝缘层中，其中，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔露出所述金属下极板；
30、电路区导电插塞和隔离区导电插塞，所述电路区导电插塞填充所述逻辑电路区的通孔，所述隔离区导电插塞填充所述隔离区的通孔；
31、图案化的金属层，所述图案化的金属层至少覆盖所述逻辑电路区导电插塞和所述隔离区导电插塞，其中，所述隔离区的图案化的金属层分别用作金属上极板、所述本文档来自技高网...
【技术保护点】
1.一种数字隔离器的制备方法，其特征在于，包括：
2.根据权利要求1所述的数字隔离器的制备方法，其特征在于，以图案化的光刻胶层为掩模，刻蚀所述铜金属层，以在所述逻辑电路区形成中间金属层，以及在所述隔离区形成金属下极板的过程中，刻蚀得到的所述金属下极板呈矩形板状，所述金属下极板中形成有按阵列形式排布的若干开口。
3.根据权利要求1所述的数字隔离器的制备方法，其特征在于，所述金属下极板的长至少为150μm，所述金属下极板的宽至少为150μm。
4.根据权利要求1所述的数字隔离器的制备方法，其特征在于，在所述第m+1绝缘层上形成组合绝缘层，并刻蚀所述组合绝缘层以在所述逻辑电路区和所述隔离区分别得到多个通孔，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔露出所述金属下极板的步骤包括：
5.根据权利要求1所述的数字隔离器的制备方法，其特征在于，组合绝缘层的厚度至少为10μm。
6.根据权利要求1所述的数字隔离器的制备方法，其特征在于，所述图案化的金属层的材质为铜。
7.根据权利要求1所述的数字隔离器的制备方法
8.根据权利要求1所述的数字隔离器的制备方法，其特征在于，第一至第m绝缘层的材质为二氧化硅。
9.一种数字隔离器，其特征在于，包括：
10.一种集成器件，其特征在于，包括：多个逻辑电路芯片和多个如权利要求1-8中任一项所述的数字隔离器的制备方法制备得到的数字隔离器，所述数字隔离器分别位于不同的所述逻辑电路芯片之间。
...【技术特征摘要】
1.一种数字隔离器的制备方法，其特征在于，包括：
2.根据权利要求1所述的数字隔离器的制备方法，其特征在于，以图案化的光刻胶层为掩模，刻蚀所述铜金属层，以在所述逻辑电路区形成中间金属层，以及在所述隔离区形成金属下极板的过程中，刻蚀得到的所述金属下极板呈矩形板状，所述金属下极板中形成有按阵列形式排布的若干开口。
3.根据权利要求1所述的数字隔离器的制备方法，其特征在于，所述金属下极板的长至少为150μm，所述金属下极板的宽至少为150μm。
4.根据权利要求1所述的数字隔离器的制备方法，其特征在于，在所述第m+1绝缘层上形成组合绝缘层，并刻蚀所述组合绝缘层以在所述逻辑电路区和所述隔离区分别得到多个通孔，所述逻辑电路区的通孔露出所述中间金属层，所述隔离区的通孔...
【专利技术属性】
技术研发人员：戴初坤，金宏峰，陈华伦，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。