【技术实现步骤摘要】
本专利技术涉及集成电路，特别涉及一种通道选择电路、模数转换器及片上系统。
技术介绍
1、模数转换器(analog to digital converter,adc)作为连接模拟信号到数字信号的桥梁，是片上系统(system on chip,soc)中不可或缺的电路，adc精度的高低往往直接决定着系统性能的好坏，其重要性不言而喻。通常情况下，在进行soc设计时，需要将多个(m个)模拟信号转换成数字信号，但是adc一次只能将一个模拟信号转换成数字信号。因此需要在adc的前端设计一个通道选择电路，即可实现adc对多个模拟信号的转换。同一时刻，该通道选择电路只能选择其中的一个模拟信号，作为后级的adc的模拟输入信号。
2、图1是一种带有通道选择电路10的模数转换器的框图，其包括通道选择电路10及其耦接的模数转换电路11，通道选择电路10根据通道选择信号sel<k:1>的值，在m个模拟输入信号vin<m:1>中选择其中的一个模拟信号输出到n比特模数转换电路11的输入端，作为模数转换电路11的输入信号adc input，模数转换电路11将通道选择电路10输出的输入信号adc input转换成数字信号dout<n-1:0>。其中，通常使用cmos(互补金属氧化物半导体，complementary metal oxide semiconductor)开关来作为通道选择电路10中每个通道的开关，cmos开关是nmos开关和pmos开关的并联。上述的方案的通道开关由于使用了mos管，因此存在mos管的
技术实现思路
1、本专利技术的目的在于提供一种通道选择电路、模数转换器及片上系统，能够消除mos开关的衬偏效应，大大提升了通道选择电路的线性度，满足高速高精度adc的设计需求，使其在低电源电压下也能保持优异的性能。
2、为实现上述目的，本专利技术提供一种通道选择电路，其作为模数转换电路的前级电路，包括：
3、开关控制电路，用于在所述模数转换电路的采样相期间，根据通道选择信号产生第一开关控制信号；
4、mos开关通道电路，输入端耦接m个模拟输入信号，输出端耦接所述模数转换电路的输入端，所述mos开关通道电路具有m个通道，每个通道具有相应mos开关，各个所述mos开关的栅极耦接相应的所述第一开关控制信号；
5、衬底电位控制电路，输入端耦接所述m个模拟输入信号及所述第一开关控制信号，输出端耦接所述mos开关通道电路中相应mos开关的衬底，所述衬底电位控制电路用于在所述模数转换电路的所述采样相期间，将被选定的通道中相应的mos开关的衬底的电压设置为所述通道耦接的所述模拟输入信号的电压。
6、可选地，每个所述通道的mos开关为深n阱工艺形成的cmos开关或nmos开关。
7、可选地，所述衬底电位控制电路还用于：
8、在所述模数转换电路的转换相期间及所述采样相期间，将未被选定的通道中相应的nmos开关的衬底的电压拉至地；或，
9、在所述模数转换电路的转换相期间及所述采样相期间，将未被选定的通道中相应的cmos开关中的nmos开关的衬底的电压拉至地，且相应的cmos开关中的pmos开关的衬底的电压拉至电源电压。
10、可选地，所述衬底电位控制电路还用于：
11、在所述模数转换电路的所述采样相期间，将所述被选定的通道中相应的nmos开关的衬底的电压接所述被选定的通道耦接的所述模拟输入信号，在所述模数转换电路的转换相期间，将所述被选定的通道中相应的nmos开关的衬底的电压拉至地；或，
12、在所述模数转换电路的所述采样相期间，将所述被选定的通道中相应的cmos开关的nmos开关及pmos开关的衬底的电压接所述被选定的通道耦接的所述模拟输入信号，在所述模数转换电路的转换相期间，将所述被选定的通道中相应的cmos开关的nmos开关的衬底的电压拉至地，且相应的cmos开关中的pmos开关的衬底的电压拉至电源电压。
13、可选地，所述开关控制电路还包括：
14、选择译码电路，输入端耦接k比特的所述通道选择信号，并根据所述通道选择信号产生互补的m个第一控制信号和m个第二控制信号；
15、开关使能电路，第一输入端耦接所述选择译码电路的输出端，第二输入端耦接所述模数转换电路的采样相信号，并用于根据所述m个第一控制信号和所述采样相信号产生m个所述第一开关控制信号至所述衬底电位控制电路。
16、可选地，所述开关使能电路包括第一与逻辑电路，所述第一与逻辑电路对所述m个第一控制信号和所述采样相信号进行与逻辑运算，以输出所述m个第一开关控制信号。
17、可选地，所述开关使能电路包括第三与逻辑电路及自举电路；所述第三与逻辑电路对所述m个第一控制信号和所述采样相信号对应进行与逻辑运算，以输出m个时钟控制信号；所述自举电路的第一输入端耦接所述m个时钟控制信号，所述自举电路的第二输入端耦接所述m个模拟输入信号，以输出所述m个第一开关控制信号。
18、可选地，所述衬底电位控制电路包括:
19、第一开关电路，控制端耦接所述m个第一开关控制信号，输入端耦接所述m个模拟输入信号，输出端作为所述衬底电位控制电路的输出端，所述第一开关电路在所述第一开关控制信号的控制下，将所述m个模拟输入信号输出为m个衬底电压信号并一一对应地提供至所述mos开关通道电路中各通道的mos开关的衬底。
20、可选地，所述衬底电位控制电路还包括：
21、第二与逻辑电路，所述第二与逻辑电路对所述m个第一控制信号和所述模数转换电路的转换相信号对应进行与逻辑运算，以输出m个第二开关控制信号，其中所述转换相信号与所述采样相信号为一对两相不交叠时钟信号；
22、第二开关电路，控制端耦接所述m个第二开关控制信号，输入端耦接地或电源电压，输出端耦接所述衬底电位控制电路的输出端，所述第二开关电路在所述m个第二开关控制信号的控制下，将所述衬底电位控制电路的输出端的电压拉至地或电源电压；
23、第三开关电路，控制端耦接所述m个第二控制信号，输入端耦接地或电源电压，输出端耦接所述衬底电位控制电路的输出端，所述第三开关电路在所述m个第二控制信号的控制下，将所述衬底电位控制电路的输出端的电压拉至地或电源电压。
24、可选地，所述mos开关为cmos开关时，所述第二开关电路或第三开关电路将耦接所述cmos开关的nmos开关的衬底的所述衬底电位控制电路的输出端拉至地，并将耦接cmos开关的pmos开关的衬底的所述衬底电位控制电路的输出端拉至电源电压；所述mos开关为nmos开关时，所述第二开关电路或第三开关电路将耦接所述nmos开关的衬底的所述衬底电位控制电路的输出端拉至地。
25、可选地，所述衬底电位控制电路还包括：...
【技术保护点】
1.一种通道选择电路，其特征在于，作为模数转换电路的前级电路，包括：
2.如权利要求1所述的通道选择电路，其特征在于，每个所述通道的MOS开关为深N阱工艺形成的CMOS开关或NMOS开关。
3.如权利要求2所述的通道选择电路，其特征在于，所述衬底电位控制电路还用于：
4.如权利要求2所述的通道选择电路，其特征在于，所述衬底电位控制电路还用于：
5.如权利要求1-4中任一项所述的通道选择电路，其特征在于，所述开关控制电路还包括：
6.如权利要求5所述的通道选择电路，其特征在于，
7.如权利要求5所述的通道选择电路，其特征在于，
8.如权利要求5所述的通道选择电路，其特征在于，所述衬底电位控制电路包括:
9.如权利要求8所述的通道选择电路，其特征在于，所述衬底电位控制电路还包括：
10.如权利要求9所述的通道选择电路，其特征在于，所述MOS开关为CMOS开关时，所述第二开关电路或第三开关电路将耦接所述CMOS开关的NMOS开关的衬底的所述衬底电位控制电路的输出端拉至地，并将耦接
11.如权利要求8所述的通道选择电路，其特征在于，所述衬底电位控制电路还包括：
12.如权利要求11所述的通道选择电路，其特征在于，所述MOS开关为CMOS开关时，所述第四开关电路将耦接所述CMOS开关的NMOS开关的衬底的所述衬底电位控制电路的输出端拉至地，并将耦接CMOS开关的PMOS开关的衬底的所述衬底电位控制电路的输出端拉至电源电压；所述MOS开关为NMOS开关时，所述第四开关电路将耦接所述NMOS开关的衬底的所述衬底电位控制电路的输出端拉至地。
13.如权利要求8所述的通道选择电路，其特征在于，所述开关使能电路包括第三与逻辑电路和自举电路；所述第三与逻辑电路对所述m个第一控制信号和所述采样相信号对应进行与逻辑运算，以输出m个时钟控制信号；所述自举电路的第一输入端耦接所述第三与逻辑电路的输出端，以耦接所述m个时钟控制信号，所述自举电路的第二输入端耦接所述m个模拟输入信号，所述自举电路的输出端耦接所述第一开关电路的控制端，所述自举电路的电源端耦接所述电源电压，所述自举电路的接地端耦接所述地，所述自举电路在所述m个时钟控制信号的控制下输出所述m个第一开关控制信号，且在所述时钟控制信号为低电平时，所述第一开关控制信号为地，在所述时钟控制信号为高电平时，所述第一开关控制信号的电压比所述模拟输入信号高出一个所述电源电压。
14.如权利要求7或13所述的通道选择电路，其特征在于，所述自举电路包括自举电容，当所述时钟控制信号为低电平时，所述自举电路截止并且所述自举电路输出的所述第一开关控制信号为地，所述自举电容的下极板接地，上极板接至所述电源电压，以被充电；当所述时钟控制信号为高电平时，所述自举电路导通，所述自举电容的下极板接至所述模拟输入信号，上极板接至所述自举电路的输出端，所述自举电路输出跟随所接收的模拟输入信号变化且始终高出一个所述电源电压的所述第一开关控制信号。
15.如权利要求6所述的通道选择电路，其特征在于，所述第一与逻辑电路包括与m个所述通道一一对应的m个第一与门。
16.如权利要求9或11所述的通道选择电路，其特征在于，所述第二与逻辑电路包括与m个所述通道一一对应的m个第二与门，所述第二开关电路、所述第三开关电路或所述第四开关电路分别包括m个MOS开关。
17.如权利要求5所述的通道选择电路，其特征在于，所述模数转换电路包括不交叠时钟电路，所述不交叠时钟电路基于同一时钟信号产生两相不交叠的所述采样相信号和转换相信号。
18.一种模数转换器，其特征在于，包括模数转换电路和如权利要求1-17中任一项所述的通道选择电路，所述通道选择电路耦接m个模拟输入信号且用于在同一时刻从所述m个模拟输入信号选择其中的一个输出至所述模数转换电路的输入端，所述模数转换电路用于将所述通道选择电路所选择的模拟输入信号转换成数字信号。
19.一种片上系统，其特征在于，包括如权利要求18所述的模数转换器。
...【技术特征摘要】
1.一种通道选择电路，其特征在于，作为模数转换电路的前级电路，包括：
2.如权利要求1所述的通道选择电路，其特征在于，每个所述通道的mos开关为深n阱工艺形成的cmos开关或nmos开关。
3.如权利要求2所述的通道选择电路，其特征在于，所述衬底电位控制电路还用于：
4.如权利要求2所述的通道选择电路，其特征在于，所述衬底电位控制电路还用于：
5.如权利要求1-4中任一项所述的通道选择电路，其特征在于，所述开关控制电路还包括：
6.如权利要求5所述的通道选择电路，其特征在于，
7.如权利要求5所述的通道选择电路，其特征在于，
8.如权利要求5所述的通道选择电路，其特征在于，所述衬底电位控制电路包括:
9.如权利要求8所述的通道选择电路，其特征在于，所述衬底电位控制电路还包括：
10.如权利要求9所述的通道选择电路，其特征在于，所述mos开关为cmos开关时，所述第二开关电路或第三开关电路将耦接所述cmos开关的nmos开关的衬底的所述衬底电位控制电路的输出端拉至地，并将耦接cmos开关的pmos开关的衬底的所述衬底电位控制电路的输出端拉至电源电压；所述mos开关为nmos开关时，所述第二开关电路或第三开关电路将耦接所述nmos开关的衬底的所述衬底电位控制电路的输出端拉至地。
11.如权利要求8所述的通道选择电路，其特征在于，所述衬底电位控制电路还包括：
12.如权利要求11所述的通道选择电路，其特征在于，所述mos开关为cmos开关时，所述第四开关电路将耦接所述cmos开关的nmos开关的衬底的所述衬底电位控制电路的输出端拉至地，并将耦接cmos开关的pmos开关的衬底的所述衬底电位控制电路的输出端拉至电源电压；所述mos开关为nmos开关时，所述第四开关电路将耦接所述nmos开关的衬底的所述衬底电位控制电路的输出端拉至地。
13.如权利要求8所述的通道选择电路，其特征在于，所述开关使能电路包括第三与逻辑电路和自举电路；所述第三与逻辑电路对所述m个第一控制信号和所述采样相信号对应进行与逻辑运算，...
【专利技术属性】
技术研发人员：吴礼鹏，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。