【技术实现步骤摘要】
【国外来华专利技术】
公开了用于在深度学习人工神经网络中执行各种电参数的校准的许多示例。
技术介绍
1、人工神经网络模拟生物神经网络(动物的中枢神经系统，特别是大脑)，并且用于估计或近似可取决于大量输入并且通常未知的函数。人工神经网络通常包括互相交换消息的互连″神经元″层。
2、图1示出了人工神经网络，其中圆圈表示神经元的输入或层。连接部(称为突触)用箭头表示并且具有可以根据经验进行调整的数值权重。这使得神经网络适应于输入并且能够学习。通常，神经网络包括多个输入的层。通常存在神经元的一个或多个中间层，以及提供神经网络的输出的神经元的输出层。处于每一级别的神经元分别地或共同地根据从突触所接收的数据作出决定。
3、在开发用于高性能信息处理的人工神经网络方面的主要挑战中的一个挑战是缺乏足够的硬件技术。实际上，实际神经网络依赖于大量的突触，从而实现神经元之间的高连通性，即非常高的计算并行性。原则上，此类复杂性可通过数字超级计算机或专用图形处理单元集群来实现。然而，相比于生物网络，这些方法除了高成本之外，能量效率也很普通，生物网络主要由于其执行低精度的模拟计算而消耗更少的能量。cmos模拟电路已被用于人工神经网络，但由于给定大量的神经元和突触，大多数cmos实现的突触都过于庞大。
4、申请人先前在美国专利申请公开2017/0337466a1中公开了一种利用一个或多个非易失性存储器阵列作为突触的人工(模拟)神经网络，该专利申请公开以引用方式并入本文。非易失性存储器阵列作为模拟神经存储器操作，并且包括按行和列布置的非易失性存储器
5、非易失性存储器单元
6、非易失性存储器是众所周知的。例如，美国专利5,029,130(″’130专利″)，其以引用方式并入本文，公开了分裂栅非易失性存储器单元的阵列，它是一种闪存存储器单元。此类存储器单元210在图2中示出。每个存储器单元210包括形成于半导体衬底12中的源极区14和漏极区16，其间具有沟道区18。浮栅20形成在沟道区18的第一部分上方并且与其绝缘(并且控制其电导率)，并且形成在源极区14的一部分上方。字线端子22(其通常被耦接到字线)具有设置在沟道区18的第二部分上方并且与其绝缘(并且控制其电导率)的第一部分，以及向上延伸并且位于浮栅20上方的第二部分。浮栅20和字线端子22通过栅极氧化物与衬底12绝缘。位线24耦接到漏极区16。
7、通过将高的正电压置于字线端子22上来对存储器单元210进行擦除(其中电子从浮栅去除)，这导致浮栅20上的电子经由福勒-诺德海姆(fn)隧穿从浮栅20到字线端子22隧穿通过中间绝缘体。
8、通过将正电压置于字线端子22上以及将正电压置于源极区14上来由带有热电子的源极侧注入(ssi)编程存储器单元210(其中电子被置于浮栅上)。电子流将从漏极区16流向源极区14。当电子到达字线端子22和浮栅20之间的间隙时，电子将加速并且变热。由于来自浮栅20的静电引力，一些加热的电子将通过栅极氧化物被注入到浮栅20上。
9、通过将正的读取电压置于漏极区16和字线端子22(其接通沟道区18的在字线端子下方的部分)上来读取存储器单元210。如果浮栅20带正电(即，电子被擦除)，则沟道区18的在浮栅20下方的部分也被接通，并且电流将流过沟道区18，该沟道区被感测为擦除状态或″1″状态。如果浮栅20带负电(即，通过电子进行了编程)，则沟道区的在浮栅20下方的部分被大部分或完全关断，并且电流将不会(或者有很少的电流)流过沟道区18，该沟道区被感测为编程状态或″0″状态。
10、表1描绘了可应用到存储器单元210的端子以用于执行读取操作、擦除操作和编程操作的典型电压和电流范围：
11、表1：图2的闪存存储器单元210的操作
12、 wl bl sl 读取 2v-3v 0.6v-2v 0v 擦除 约11v-13v 0v 0v 编程 1v-2v 10.5μa-3μa 9v-10v
13、作为其他类型的闪存存储器单元的其他分裂栅存储器单元配置是已知的。例如，图3描绘了四栅极存储器单元310，其包括源极区14、漏极区16、在沟道区18的第一部分上方的浮栅20、在沟道区18的第二部分上方的选择栅22(通常耦接到字线wl)、在浮栅20上方的控制栅28以及在源极区14上方的擦除栅30。这种配置在美国专利6,747,310中有所描述，该专利以引用方式并入本文以用于所有目的。这里，除了浮栅20之外，所有的栅极均为非浮栅，这意味着它们电连接到或能够电连接到电压源。编程由来自沟道区18的将自身注入到浮栅20的加热的电子执行。擦除通过从浮栅20隧穿到擦除栅30的电子来执行。
14、表2描绘了可应用到存储器单元310的端子以用于执行读取操作、擦除操作和编程操作的典型电压和电流范围：
15、表2：图3的闪存存储器单元310的操作
16、 wl/sg bl cg eg sl 读取 1.0v-2v 本文档来自技高网...
【技术保护点】
1.一种系统，所述系统包括：
2.根据权利要求1所述的系统，其中所述数模转换器执行线性函数。
3.根据权利要求1所述的系统，其中所述数模转换器执行对数函数。
4.一种系统，所述系统包括：
5.根据权利要求4所述的系统，其中所述数模转换器执行线性函数。
6.根据权利要求4所述的系统，其中所述数模转换器执行对数函数。
7.一种系统，所述系统包括：
8.根据权利要求7所述的系统，所述系统包括输出缓冲器，所述输出缓冲器用于提供所述模拟输出作为所述系统的输出。
9.根据权利要求7所述的系统，其中所述数模转换器执行线性函数。
10.根据权利要求7所述的系统，其中所述数模转换器执行对数函数。
11.根据权利要求7所述的系统，其中所述阵列中的所述非易失性存储器单元是分裂栅闪存存储器单元。
12.根据权利要求7所述的系统，其中所述阵列中的所述非易失性存储器单元是堆叠栅闪存存储器单元。
13.一种系统，所述系统包括：
14.根据权利要求13所述的
15.根据权利要求13所述的系统，其中所述偏置电压基于使用所述数字输入的值的对数函数。
16.一种系统，所述系统包括：
17.一种系统，所述系统包括：
18.根据权利要求17所述的系统，所述系统包括：
19.根据权利要求18所述的系统，其中所述第一全局数模生成器用于校准存储器阵列，并且所述第二全局数模生成器用于读取神经运算。
20.一种系统，所述系统包括：
21.根据权利要求20所述的系统，其中所述第一阵列中的所述非易失性存储器单元是分裂栅闪存存储器单元。
22.根据权利要求20所述的系统，其中所述第一阵列中的所述非易失性存储器单元是堆叠栅闪存存储器单元。
23.根据权利要求20所述的系统，其中所述第一阵列是参考阵列。
24.根据权利要求23所述的系统，所述系统包括第二阵列的非易失性存储器单元，所述第二阵列的非易失性存储器单元按行和列布置。
25.根据权利要求24所述的系统，其中每条位线耦接到所述第二阵列中的一列。
26.根据权利要求24所述的系统，其中所述第二阵列中的所述非易失性存储器单元是分裂栅闪存存储器单元。
27.根据权利要求22所述的系统，其中所述第二阵列中的所述非易失性存储器单元是堆叠栅闪存存储器单元。
...【技术特征摘要】
【国外来华专利技术】
1.一种系统，所述系统包括：
2.根据权利要求1所述的系统，其中所述数模转换器执行线性函数。
3.根据权利要求1所述的系统，其中所述数模转换器执行对数函数。
4.一种系统，所述系统包括：
5.根据权利要求4所述的系统，其中所述数模转换器执行线性函数。
6.根据权利要求4所述的系统，其中所述数模转换器执行对数函数。
7.一种系统，所述系统包括：
8.根据权利要求7所述的系统，所述系统包括输出缓冲器，所述输出缓冲器用于提供所述模拟输出作为所述系统的输出。
9.根据权利要求7所述的系统，其中所述数模转换器执行线性函数。
10.根据权利要求7所述的系统，其中所述数模转换器执行对数函数。
11.根据权利要求7所述的系统，其中所述阵列中的所述非易失性存储器单元是分裂栅闪存存储器单元。
12.根据权利要求7所述的系统，其中所述阵列中的所述非易失性存储器单元是堆叠栅闪存存储器单元。
13.一种系统，所述系统包括：
14.根据权利要求13所述的系统，其中所述偏置电压基于使用所述数字输入的值的线性函数。
15.根据权利要求13所述的系统，其中所述偏置电压基于...
【专利技术属性】
技术研发人员：H·V·特兰，
申请(专利权)人：硅存储技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。