一种高速除法器及其实现高速除法运算的方法技术

本发明专利技术提供了一种高速除法器，包括编码转换模块、符号位判决模块、非零ｂｉｔ位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块，所述编码转换模块与符号位判决模块、非零ｂｉｔ位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块依次连接，编码转换模块、符号位判决模块还分别与乘法处理模块相连接，乘法处理模块的输出端输出除法运算的结果。本发明专利技术高速除法器为一种运算精度可控的高速除法器，既可以根据实际应用要求任意设定相应运算精度，而且，本发明专利技术高速除法器可以应用在高速数学运算处理中，而且运算时间短，处理延时小，结构简单，可行性好。

【技术实现步骤摘要】

本专利技术涉及通信、电子
的数字信号处理领域，具体涉及。
技术介绍
在数字信号处理领域，除法运算是一个必不可少的处理。尤其是涉及到自适应信号处理，经常会遇到归一化或矩阵运算等处理，而这些都必须通过除法运算才得以实现。随着移动通信技术的发展，以及数字信号处理技术的不断进步，在如今的通信、电子设备中，越来越多的运用了基于信号处理技术实现的子系统或模块，因此，很多算法运算，如加法、减法、乘法和除法运算，都必须在硬件电路上实现，通过固定的硬件电路或是采用一定的算法，结合己有的一些硬件电路，而扩展实现应有的功能。对于加法、减法处理，硬件电路都是完全支持的；对于乘法运算，很多硬件电路是通过査找表(LUT)来实现的，一些特殊的器件，还嵌入了专门的乘法处理模块，如可编程逻辑器件厂商开发的高性能FPGA芯片，都具有专门的DSP模块，可以实现高速的乘法运算。加法、减法、乘法运算在实际应用中，都比较容易实现。但对于除法运算，硬件电路都是不具备专门的除法模块的，基本都是通过一定的算法，在现有的硬件电路资源情况下，通过组合不同资源得以实现除法处理。在专利公开号为CN1423189A的中国申请专利一种除法器中，采用移位加减法的处理方式实现除法器，也是通过利用相应算法，控制硬件电路中固有的加法和减法资源，而得以实现除法处理。该除法器的优点在于运算较为精确，但处理的时钟周期较长，如一个简单的32bit除16bit的运算，需要16个时钟周期。在数字信号处理中，处理时钟周期的拉长，会引入额外的处理延时，给系统带来不利的映像。在专利公开号为CN1979411A的中国专利公开了 一种高速除法器的实现方法与装置，其整体处理结构图如图l所示，该高速除法器的实现装置由预处理模块、查找表模块、插值拟合模块、乘法器和后处理模块依次连接组成，预处理模块主要是将输入的除数和被除数都转换为无符号数，并记录商的符号；査找表模块主要是将区间[A,B]内依据等分或不等分的间隔分成N段，然 后计算出各分隔点的对应倒数，做成表格；插值拟合模块主要采用插值的方法 得到其余各点处倒数值的估算；乘法器主要是实现乘法运算，得到商的中间结 果；后处理模块是对上述步骤中的数进行扩大或縮小K倍，得到最后的商。该 方法避免了常规乘法器结构中的多次移位运算和减法操作，结构简单，可行性 好、运算速度比较快，大大减少了除法运算的时钟周期。但该专利技术的运算精度 受限，只比较适合对运算速度要求较高，而对运算精度要求不是很高的场合。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺点和不足，提供一种高速除法器， 本专利技术高速除法器为一种运算精度可控的高速除法器，即可以根据实际应用要 求任意设定相应运算精度，而且，本专利技术高速除法器可以应用在高速数学运算 处理中，而且运算时间短，处理延时小，结构简单，可行性好。本专利技术的目的还在于提供上述高速除法器实现高速除法运算的方法。 本专利技术目的通过下述技术方案实现 一种高速除法器，包括编码转换模块、 符号位判决模块、非零bit位搜索模块、倒数值查表模块、修正调节模块和乘法 处理模块，所述编码转换模块与符号位判决模块、非零bit位搜索模块、倒数值 查表模块、修正调节模块和乘法处理模块依次连接，编码转换模块、符号位判 决模块还分别与乘法处理模块相连接，乘法处理模块的输出端输出除法运算的 结果。利用上述高速除法器实现高速除法运算的方法，包括下述步骤(1) 编码转换模块对除数和被除数分别进行码制转换处理，即将非二进制补码的除数、被除数分别转换为二进制补码编码的除数、被除数；(2) 符号位判决模块对二进制补码编码的除数进行分部分解处理，确定分 部分解处理后的二进制补码编码的除数的符号位，作为最后商的正负的参考准 则；同时，对二进制补码编码的除数进行绝对化处理，以利于进行相应的搜索 和查表等处理；(3) 非零bit位搜索模块从最高bit位开始搜索绝对化处理后的除数的第一 个非零bit位，同时记录该非零bit位，并从该非零bit位开始扩展Nbit的数；(4) 倒数值査表模块根据上述非零bit位，并结合扩展Nbit的数，组成一5个数，将该数作为倒数值查表模块中的査找表的地址，査询该地址，获得该地 址对应的倒数值；(5) 修正调节模块对步骤(4)所述的倒数值进行修正调节处理，即对该 倒数值进行相应的不同倍数的放大处理； '(6) 乘法处理模块将输入数据，即输入的被除数与修正调节模块输入的倒 数值进行乘法运算处理，并将乘法运算处理后的数值与步骤(2)所述除数的符 号位结合起来，输出最后的商；也即，由于二进制补码编码的除数已经经过符 号位判决模块分部分解处理和绝对化处理，因此，乘法运算处理后的数值不能 简单作为高速除法器的最后结果，需要结合除数的符号位才能确定；当除数为 正数的时候，乘法运算处理后的数值即为高速除法器的商；当除法为负数的时 候，乘法运算处理后的数值的相反数才是高速除法器的商。上述方法中，步骤(4)所述的倒数值查表模块根据上述非零bit位，并结 合扩展Nbit的数，组成一个数，将该数作为倒数值查表模块中的査找表的地址， 査询该地址，获得该地址对应的倒数值；该倒数值的运算精度可以通过在步骤 (3)中扩大或减少N的数值来提高或降低查找表的深度来控制，进而控制高速 除法器的运算精度；也可以通过扩大或减少査找表的宽度，以加大或减少查找 表中数据的位宽来控制，进而控制高速除法器的运算精度；也还可以将扩大或 减少N的数值、扩大或减少査找表的宽度这两种处理方式结合起来，也即将提 高或降低査找表的深度和以加大或减少查找表中数据的位宽结合起来，更好地 控制该倒数值的运算精度，进而更好地控制高速除法器的运算精度。上述方法中，步骤(6)所述乘法处理模块进行乘法运算处理的运算精度， 可以通过控制乘法处理模块输入数据和输出的商的位宽来控制。上述方法中，步骤(6)所述的乘法处理模块可以通过LUT、加法或是通过专用乘法模块实现。对于乘法运算，很多硬件电路是通过LUT实现， 一些特殊的器件，还嵌入了专门的乘法处理模块，在实际应用中，都比较容易实现。本专利技术的基本原理如下为了获得除法运算后的结果Quotient = ^^,将Divisor其除法运算转化为乘法运算，也即Quotient = Dividendx ~^——=Dividendx [(Z)/v&or的符号位)-^-]，Divisor abs(Divisor) 其中，abs(Divisor)表示Divisor的绝对值。由上式可知，为了实现除法运算，计算_1一的时候，先将Divisor进行分部分解处理，得到Divisor的符号位，Divisor再对Divisor进行绝对化处理得到abs(Divisor)， -^——通过对abs(Divisor)abs(Divisor)进行搜索、控制和查找表(具体操作如步骤(4)、 (5)和(6))来获得。然后将~~^和Dividend进行乘法运算，进而将乘法运算结果与步骤(2)所述 abs(Divisor)Divisor的符号位结合起来，最后得到的结果即为商Quotient 。其中，倒数值^^的运算精度可以通过查找表的深度和宽度来精确 abs(Divisor)控制，该倒数值的运算精度也直接影响到商本文档来自技高网...

【技术保护点】
一种高速除法器，其特征在于：包括编码转换模块、符号位判决模块、非零ｂｉｔ位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块，所述编码转换模块与符号位判决模块、非零ｂｉｔ位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块依次连接，编码转换模块、符号位判决模块还分别与乘法处理模块相连接。

【技术特征摘要】
1、一种高速除法器，其特征在于包括编码转换模块、符号位判决模块、非零bit位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块，所述编码转换模块与符号位判决模块、非零bit位搜索模块、倒数值查表模块、修正调节模块和乘法处理模块依次连接，编码转换模块、符号位判决模块还分别与乘法处理模块相连接。2、 一种利用权利要求1所述一种高速除法器实现高速除法运算的方法， 其特征在于，包括下述步骤(1) 编码转换模块对除数和被除数分别进行码制转换处理，即将非二进 制补码的除数、被除数分别转换为二进制补码编码的除数、被除数；(2) 符号位判决模块对二进制补码编码的除数进行分部分解处理，确定分部分解处理后的二进制补码编码的除数的符号位，作为最后商的正负的参考准则；同时，对二进制补码编码的除数进行绝对化处理；(3) 非零bit位搜索模块从最高bit位幵始搜索绝对化处理后的除数的第 一个非零bit位，同时记录该非零bit位，并从该非零bit位开始扩展N bit的数；(4) 倒数值查表模块根据上述非零bit位，并结合扩展Nbit的数，组成 一个数，将该数作为倒数值查表模块中的查找表的地址，查询该地址，获得该 地址对应的倒数值；(5) 修正调节模块对步骤(4)所述的倒数值进行修正调节处理，即对该 倒数值进行相应的不同倍数的放大处理；(6) 乘...

【专利技术属性】
技术研发人员：胡应添，罗漫江，
申请(专利权)人：京信通信系统中国有限公司，
类型：发明
国别省市：81[中国|广州]