【技术实现步骤摘要】
本专利技术涉及集成电路，特别是涉及一种数据写入电路、存储器和数据写入方法。
技术介绍
1、动态随机存取存储器(英文：dynamic random access memory，简称dram)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(英文：bit)是1还是0。
2、dram通常以一个电容和一个晶体管为一个单元排成二维矩阵，基本的操作机制分为读read和写write。传统技术中，多个存储阵列排成多个层级，每个层级设有一个驱动模块。数据写入时，驱动模块根据不同存储阵列的写入控制信号进行数据驱动，以实现数据的准确写入。
3、然而，随着dram的容量增大，存储阵列的数量不断增多，写入控制信号的时间匹配(英文：timing match)越来越难。
技术实现思路
1、基于此，有必要提供一种可以降低时间匹配难度的数据写入电路、存储器和数据写入方法。
2、第一方面，提供一种数据写入电路，包括：
3、多级驱动模块，每一级所述驱动模块用于连接对应层级的多个存储阵列和下一级的所述驱动模块，用于驱动待写入数据传输至对应层级的多个所述存储阵列对应的数据路径上和/或下一级的所述驱动模块中；
4、控制模块，连接每一级所述驱动模块，用于根据每一个所述存储阵列的写入控制信号，向所述待写入数据的目标存储阵列对应层级的所述驱动模块和/或下一级的所述驱动模块发送驱动控制信号，所述驱动控制信号用于调整所述驱动模块的驱动能力；p>
5、其中，不同所述存储阵列对应的所述数据路径用于接收不同的所述写入控制信号，所述写入控制信号用于连通所述数据路径和对应的所述存储阵列。
6、上述数据写入电路包括多级驱动模块和控制模块。每一级驱动模块连接对应层级的多个存储阵列和下一级的驱动模块，驱动待写入数据传输至对应层级的多个存储阵列对应的数据路径上和/或下一级的驱动模块中，通过多级驱动模块的配合，可以将待写入数据传输至任一存储阵列对应的数据路径上。而控制模块连接每一级驱动模块，根据每一个存储阵列的写入控制信号，向目标存储阵列对应层级的驱动模块和/或下一级的驱动模块发送驱动控制信号，驱动控制信号用于调整驱动模块的驱动能力，可以控制多级驱动模块将待写入数据传输至目标存储阵列对应的数据路径上，并且不会影响到时间匹配。另外，不同存储阵列对应的数据路径接收不同的写入控制信号，写入控制信号用于连通数据路径和存储阵列，这样可以进一步利用写入控制信号的控制，将待写入数据传输至目标存储阵列，实现数据的正确写入，并且写入控制信号只需要与传输至对应的存储阵列的数据信号进行时间匹配即可，时间匹配难度大幅降低。
7、在其中一个实施例中，所述控制模块用于，若同一级的多个所述存储阵列的所述写入控制信号处于不同电平，则向对应层级的所述驱动模块和/或下一级的所述驱动模块发送所述驱动控制信号。
8、在其中一个实施例中，所述驱动模块用于，若接收到所述驱动控制信号，则调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力。
9、在其中一个实施例中，所述控制模块还用于，向所述目标存储阵列对应层级之后的每一级所述驱动模块发送所述驱动控制信号。
10、在其中一个实施例中，所述驱动模块包括：
11、第一驱动单元，用于当未接收到所述驱动控制信号时，驱动所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径上和下一级的所述驱动模块中；当接收到所述驱动控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力；
12、其中，当所述控制模块向所述待写入数据的目标存储阵列下一级的所述驱动模块发送驱动控制信号时，调整后的所述驱动能力小于将所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径所需的所述驱动能力；当所述控制模块向所述待写入数据的目标存储阵列对应层级的所述驱动模块发送驱动控制信号时，调整后的所述驱动能力大于将所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径所需的所述驱动能力。
13、在其中一个实施例中，所述驱动模块包括：
14、第二驱动单元，用于驱动所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径上；
15、第三驱动单元，用于当未接收到所述驱动控制信号时，驱动所述待写入数据传输至下一级的所述驱动模块中；当接收到所述驱动控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力。
16、在其中一个实施例中，所述第二驱动单元用于，当接收到所述驱动控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力大于将所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径所需的所述驱动能力。
17、在其中一个实施例中，所述驱动控制信号包括第一子控制信号和第二子控制信号，所述驱动模块包括：
18、第四驱动单元，用于当接收到所述第一子控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力大于将所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径所需的所述驱动能力；
19、第五驱动单元，用于当未接收到所述第二子控制信号时，驱动所述待写入数据传输至下一级的所述驱动模块中；当接收到所述第二子控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力。
20、第二方面，提供一种存储器，包括多个存储阵列和如第一方面提供的数据写入电路。
21、上述存储器包括多个存储阵列和如前所述的数据写入电路，也可以在将待写入数据正确写入目标存储阵列的同时，有效降低时间匹配的难度。
22、第三方面，提供一种数据写入方法，包括：
23、根据每一个存储阵列的写入控制信号，生成驱动控制信号，所述驱动控制信号用于调整驱动模块的驱动能力，每一级所述驱动模块用于连接对应层级的多个所述存储阵列和下一级的所述驱动模块，并用于驱动待写入数据传输至对应层级的多个所述存储阵列对应的数据路径上和/或下一级的所述驱动模块中；
24、向所述待写入数据的目标存储阵列对应层级的所述驱动模块和/或下一级的所述驱动模块发送所述驱动控制信号，以使接收到所述驱动控制信号的所述驱动模块调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力；
25、其中，不同所述存储阵列对应的所述数据路径用于接收不同的所述写入控制信号，所述写入控制信号用于连通所述数据路径和对应的所述存储阵列。
26、上述数据写入方法，先根据每一个存储阵列的写入控制信号生成驱动控制信号，驱动控制信号用于调整驱动模块的驱动能力，每一级驱动模块连接对应层级的多个本文档来自技高网...
【技术保护点】
1.一种数据写入电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述控制模块用于，若同一级的多个所述存储阵列的所述写入控制信号处于不同电平，则向对应层级的所述驱动模块和/或下一级的所述驱动模块发送所述驱动控制信号。
3.根据权利要求2所述的电路，其特征在于，所述驱动模块用于，若接收到所述驱动控制信号，则调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力。
4.根据权利要求3所述的电路，其特征在于，所述控制模块还用于，向所述目标存储阵列对应层级之后的每一级所述驱动模块发送所述驱动控制信号。
5.根据权利要求1-4任一项所述的电路，其特征在于，所述驱动模块包括：
6.根据权利要求1-4任一项所述的电路，其特征在于，所述驱动模块包括：
7.根据权利要求6所述的电路，其特征在于，所述第二驱动单元用于，当接收到所述驱动控制信号时，调整自身的所述驱动能力，调整后的所述驱动能力大于将所述待写入数据传输至对应层级的多个所述存储阵列对应的数据路径所需
8.根据权利要求1-4任一项所述的电路，其特征在于，所述驱动控制信号包括第一子控制信号和第二子控制信号，所述驱动模块包括：
9.一种存储器，其特征在于，包括多个存储阵列和如权利要求1-8任一项所述的数据写入电路。
10.一种数据写入方法，其特征在于，包括：
...【技术特征摘要】
1.一种数据写入电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述控制模块用于，若同一级的多个所述存储阵列的所述写入控制信号处于不同电平，则向对应层级的所述驱动模块和/或下一级的所述驱动模块发送所述驱动控制信号。
3.根据权利要求2所述的电路，其特征在于，所述驱动模块用于，若接收到所述驱动控制信号，则调整自身的所述驱动能力，调整后的所述驱动能力小于将所述待写入数据传输至下一级的所述驱动模块所需的所述驱动能力。
4.根据权利要求3所述的电路，其特征在于，所述控制模块还用于，向所述目标存储阵列对应层级之后的每一级所述驱动模块发送所述驱动控制信号。
5.根据权利要求1-4任一项所述...
【专利技术属性】
技术研发人员：黄克琴，冀康灵，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。