【技术实现步骤摘要】
本专利技术涉及fpga加速运算，具体地说是一种基于fpga的多场景数据处理加速系统及方法。
技术介绍
1、随着技术的不断进步和社会需求的不断增长，对计算性能的要求也在不断提高，传统的个人电脑、工作站、服务区在处理现代计算任务时可能存在性能瓶颈。需要对应用场景进行分析，以确保硬件能够满足特定任务的性能要求。例如需要确定应用场景是计算密集型还是数据密集型，需要大量的并行处理还是串行处理，分析应用中涉及的主要计算类型是浮点运算、整数运算还是矩阵运算等。然后对市场上不同型号的加速卡进行评估，选择最适合的型号。
2、因为不同类型的计算任务对加速卡的性能要求存在很大的差异，现有的通用加速卡无法在多场景下发挥最大算力。例如深度学习的模型训练需要处理大量的图像、文本或者语音数据，训练复杂的神经网络模型，gpu计算核心更适合处理这些计算任务。科学计算和工程仿真需要进行大规模的数值模拟，像气候模拟、流体力学或分子动力学模拟，cpu计算核心更适合处理这些计算任务。
3、故如何在充分发挥通用加速卡价值的基础上，实现切换到其他场景的推理运算中，避免资源浪费是目前亟待解决的技术问题。
技术实现思路
1、本专利技术的技术任务是提供一种基于fpga的多场景数据处理加速系统及方法，来解决如何在充分发挥通用加速卡价值的基础上，实现切换到其他场景的推理运算中，避免资源浪费的问题。
2、本专利技术的技术任务是按以下方式实现的，一种基于fpga的多场景数据处理加速系统，该加速系统包括ri
3、其中，fpga计算核心由fpga编程后实现，用于接受主机卸载的计算任务，并根据主机指令，分配制定的资源进行并行处理；在混合加速场景中，根据加速任务中各类型任务所占比重，将n个fpga计算核心办成为不同类型的计算核心，情况如下：
4、①若加速任务中仅图像渲染任务、视频处理任务、数据库查询任务中的任一种任务，则将fpga计算核心全部编程与加速任务对应的计算核心；
5、②若加速任务中50％的图像渲染任务以及50％的视频处理任务，则将fpga计算核心编程为n/2个gpu计算核心和n/2个dsp计算核心；
6、③若加速任务有50％的图像渲染任务、30％的数据库查询任务以及20％的视频处理任务，则将fpga计算核心编程为n/2个gpu计算核心、3n/10个cpu计算核心和n/5个dsp计算核心。
7、作为优选，risc-v架构的cpu包括risc-v cpu内核、itcm(instruction tightly-coupled memory，指令紧耦合存储器)、dtcm(data tightly-coupled memory，数据紧耦合存储器)以及l1和l2缓存(一级和二级缓存)；
8、其中，risc-v cpu内核采用risc-v架构，risc-v架构是一个开源的指令集架构，采用模块化设计，将指令集分为多个模块，每个模块用于处理不同类型的指令，例如向量模块、浮点模块、压缩模块和原子模块；在该加速系统设计时，根据产品定位，综合考虑性能和成本进行选择；risc-v架构的cpu用于在主机配置低或程序运行压力大的场景中，主机将一部分工作下放到加速系统的cpu核心，减轻主机负担。
9、作为优选，fpga计算核心包括fl1和fl2缓存(一级缓存和二级缓存)，fl1和fl2缓存由fpga编程实现，位于fpga计算核心内部，用于存储频繁访问的数据和指令，减少对外部共享内存的访问。
10、作为优选，hbm2内存(high bandwidth memory 2，高带宽内存)拥有极高的带宽、超低的延迟，存储fpga计算核心在执行计算任务时所需的数据和指令，满足高性能计算和图形渲染应用对数据传输的需求；
11、全部fpga计算核心共享hbm2内存，被全部fpga计算核心访问，用于存储局部数据和中间结果，使得加速系统支持更多数量的fpga计算和兴，提高整体计算能力。
12、作为优选，gddr6显存(graphics double data rate 6，图形处理用双倍数据率内存)有较高的带宽、较低的延迟，存储和传输数据，包括图形渲染所需的纹理数据、深度缓冲区数据和顶点数据，对视频处理、科学计算和机器学习的能力也有明显提升。
13、更优地，pcie控制器用于管理pcie接口的通信和数据传输，加速系统通过pcie接口之间与主机系统相连，或连接至pcie交换机，通过pcie交换机使得主机系统同时调度多个加速系统，提高整体计算能力。
14、一种基于fpga的多场景数据处理加速方法，该系统用于实现上述的基于fpga的多场景数据处理加速系统；该方法具体如下：
15、对fpga计算核心进行编程：根据具体使用场景对fpga计算核心进行编程，并根据实际需求，将n个fpga计算核心编程为不同类型的计算核心；
16、分配主机内存及gddr6显存：用户通过调用api接口，在主机内存和gddr6显存中分配所需的内存空间；
17、计算数据复制到gddr6显存：将计算相关数据从主机内存复制到加速装置的gddr6显存；
18、加载内核函数：用户编写内核函数用于定义在加速系统上要执行的计算任务，并通过调用api接口将内核函数加载到加速系统；
19、执行计算任务；
20、结果数据复制到主机内存：计算任务完成后，将gddr6显存中的结果数据复制到主机内存；
21、gddr6显存释放。
22、作为优选，将n个fpga计算核心编程为不同类型的计算核心具体如下：
23、若进行图像渲染和游戏开发，将fpga计算核心编程为gpu计算核心，适合实时渲染高质量的图像和动画以及开发图形密集型游戏；
24、若进行数据库查询加速，将fpga计算核心编程为cpu计算核心，适合处理大规模的数据库查询，提高查询速度和效率；
25、若进行实时视频处理，将fpga计算核心编程为dsp(digital signal processor，数字信号处理器)计算核心，适合实时处理和分析视频流，如监控系统或者视频会议。
26、本专利技术的基于fpga的多场景数据处理加速系统及方法具有以下优点：
27、(一)本专利技术可以充分发挥通用加速卡的价值，在完成深度学习的模型训练等工作后，可以通过修改计算核心程序，更高效的切换到后期的推理运算或其它工作中去；
28、(二)本专利技术fpga计算核心中的fl1和fl2缓存，也是由fpga编程实现的，位与fpga计算核心内部，用于存储频繁访问的数据和指令，减少对外部共享内存的访问；
29、(本文档来自技高网...
【技术保护点】
1.一种基于FPGA的多场景数据处理加速系统，其特征在于，该加速系统包括RISC-V架构的CPU、GDDR6显存、PCIe控制器、HBM2内存以及N个FPGA计算核心，N大于等于1；RISC-V架构的CPU、GDDR6显存、PCIe控制器、HBM2内存以及FPGA计算核心通过内部互连高速总线相连；
2.根据权利要求1所述的基于FPGA的多场景数据处理加速系统，其特征在于，RISC-V架构的CPU包括RISC-V CPU内核、ITCM、DTCM以及L1和L2缓存；
3.根据权利要求1所述的基于FPGA的多场景数据处理加速系统，其特征在于，FPGA计算核心包括FL1和FL2缓存，FL1和FL2缓存由FPGA编程实现，位于FPGA计算核心内部，用于存储频繁访问的数据和指令，减少对外部共享内存的访问。
4.根据权利要求1所述的基于FPGA的多场景数据处理加速系统及，其特征在于，HBM2内存拥有极高的带宽、超低的延迟，存储FPGA计算核心在执行计算任务时所需的数据和指令，满足高性能计算和图形渲染应用对数据传输的需求；
5.根据权利要求1所述的
6.根据权利要求1-5中任一项所述的基于FPGA的多场景数据处理加速系统，其特征在于，PCIe控制器用于管理PCIe接口的通信和数据传输，加速系统通过PCIe接口之间与主机系统相连，或连接至PCIe交换机，通过PCIe交换机使得主机系统同时调度多个加速系统，提高整体计算能力。
7.一种基于FPGA的多场景数据处理加速方法，其特征在于，该系统用于实现权利要求1-6中任一项所述的基于FPGA的多场景数据处理加速系统；该方法具体如下：
8.根据权利要求7所述的基于FPGA的多场景数据处理加速方法，其特征在于，将N个FPGA计算核心编程为不同类型的计算核心具体如下：
...【技术特征摘要】
1.一种基于fpga的多场景数据处理加速系统，其特征在于，该加速系统包括risc-v架构的cpu、gddr6显存、pcie控制器、hbm2内存以及n个fpga计算核心，n大于等于1；risc-v架构的cpu、gddr6显存、pcie控制器、hbm2内存以及fpga计算核心通过内部互连高速总线相连；
2.根据权利要求1所述的基于fpga的多场景数据处理加速系统，其特征在于，risc-v架构的cpu包括risc-v cpu内核、itcm、dtcm以及l1和l2缓存；
3.根据权利要求1所述的基于fpga的多场景数据处理加速系统，其特征在于，fpga计算核心包括fl1和fl2缓存，fl1和fl2缓存由fpga编程实现，位于fpga计算核心内部，用于存储频繁访问的数据和指令，减少对外部共享内存的访问。
4.根据权利要求1所述的基于fpga的多场景数据处理加速系统及，其特征在于，hbm2内存拥有极高的带宽、超低的延迟，存储fpga计算核心在执行计算任务时所需的数据和...
【专利技术属性】
技术研发人员：赵国峰，赵鑫鑫，姜凯，薛海军，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。