【技术实现步骤摘要】
本专利技术涉及电路，尤其涉及一种io电路和芯片。
技术介绍
1、芯片中的很多管脚是复用的，用来实现不同功能。例如工作频率为2m-20m串行外设接口spi(spi，serial peripheral interface)，工作频率为500k-5m的控制器局域网络(controller area network，can)以及工作频率为20k的局部连接网络(localinterconnect network，lin)等复用同一个输出io。
2、也就是说不同功能的同一个输出io，其工作频率或者io带宽差异很大。输出io的过强的跳变沿驱动通常带来严重的电磁干扰(electro magnetic interference，emi)干扰问题，从而增加信号的噪声和串扰。
技术实现思路
1、本专利技术提供了一种io电路和芯片，以解决emi干扰问题，从而有助于减少信号的噪声和串扰。
2、第一方面，本专利技术实施例提供了一种io电路，包括：预驱动电路、末级驱动电路和斜率控制器；末级驱动电路与io电路的信号输出端连接；预驱动电路用于至少根据接入的输入信号控制末级驱动电路输出与输入信号对应的输出电平信号；其中输入信号由前级控制器输出；斜率控制器分别连接预驱动电路和末级驱动电路，斜率控制器用于获取输入信号的工作频率，并根据输入信号的工作频率向末级驱动电路的至少一个控制端和预驱动电路之间接入对应阻值的限流电阻，以控制输出电平信号的至少一种跳变沿的斜率。
3、可选地，末级驱动电
4、可选地，斜率控制器包括控制电路、至少一个电阻和至少一个开关；电阻串联于斜率控制器的输入端与输出端之间，开关与电阻并联；控制电路的输入端接入时钟信号，控制电路的输出端与开关的控制端连接，控制电路用于获取时钟信号的工作频率，并根据时钟信号的工作频率控制开关的导通状态，以使时钟信号的工作频率在第一频率范围时，限流电阻的阻值为第一阻值，时钟信号的工作频率在第二频率范围时，限流电阻的阻值为第二阻值；其中，第一频率范围的下限值大于第二频率范围的下限值，第一阻值小于第二阻值；时钟信号由前级控制器输出，输入信号包括时钟信号或与时钟信号对应的数据信号，且时钟信号的工作频率等于数据信号的工作频率。
5、可选地，控制电路包括起振控制电路、环形振荡器、计数器和逻辑电路；起振控制电路的第一输入端作为控制电路的输入端，起振控制电路的第二输入端与环形振荡器的输出端连接，用于控制环形振荡器起振；环形振荡器的输入端与起振控制电路的第一输出端连接，环形振荡器的输出端与计数器的输入端连接，环形振荡器用于产生振荡信号；计数器的输出端与逻辑电路的第一输入端连接，计数器用于在检测到时钟信号的上升沿时，开始记录振荡信号的周期个数，在检测到时钟信号的下降沿时，停止记录振荡信号的周期个数，以获得计数值；其中，时钟信号的时钟周期等于振荡信号的周期的整数倍；逻辑电路的第二输入端与起振控制电路的第二输出端连接，逻辑电路的输出端作为控制电路的输出端，用于根据计数值以及振荡信号的周期确定时钟信号的工作频率，并根据时钟信号的工作频率控制各开关的导通状态。
6、可选地，起振控制电路包括数据分配器、非门和与门；数据分配器的输入端作为起振控制电路的第一输入端，数据分配器的第一输出端连接与门的第一输入端，数据分配器的第二输出端连接非门的输入端，非门的输出端与与门的第一输入端连接，数据分配器用于在时钟信号的空闲电平为低电平时，控制其输入端与第一输出端导通，在时钟信号的空闲电平为高电平时，控制其输入端与第二输出端导通，以使时钟信号的起始沿为上升沿；与门的第一输入端作为起振控制电路的第二输出端，与门的第二输入端作为起振控制电路的第二输入端，与门的输出端作为起振控制电路的第一输出端。
7、可选地，控制电路还包括寄存器，寄存器与逻辑电路连接，寄存器中的数据位包括使能控制位，使能控制位存储的数值表征对斜率控制器进行使能的使能配置信号的有效状态，逻辑电路用于在使能控制位置1后，根据计数值以及振荡信号的振荡周期确定时钟信号的工作频率，并根据时钟信号的工作频率控制各开关的导通状态。
8、可选地，预驱动电路包括第一取反电路、第二取反电路、第一电平转换电路、第二电平转换电路、第一级缓冲器和第二级缓冲器；第一取反电路的第一输入端接入输入信号，第一取反电路的第二输入端接入使能信号，第一取反电路的输出端连接第一电平转换电路的输入端，第一取反电路用于将输入信号取反后发送给第一电平转换电路的输入端；第二取反电路的第一输入端连接第一取反电路的第一输入端，第二取反电路的第二输入端连接第一取反电路的第二输入端，第二取反电路的输出端连接第二电平转换电路的输入端，第二取反电路用于将输入信号取反后发送给第二电平转换电路的输入端；第一级缓冲器分别与第一电平转换电路的输出端以及斜率控制器的输入端连接；第二级缓冲器分别与第二电平转换电路的输出端以及第二驱动管的栅极连接。
9、可选地，第一取反电路包括与非门；与非门的第一输入端作为第一取反电路的第一输入端，与非门的第二输入端作为第一取反电路的第二输入端，与非门的输出端作为第一取反电路的输出端；和/或，第二取反电路包括第一反相器和或非门；第一反相器的输入端作为第二取反电路的第二输入端，第一反相器的输出端连接或非门的第二输入端；或非门的第一输入端作为第二取反电路的第一输入端，或非门的输出端作为第二取反电路的输出端；和/或，第一级缓冲器包括第二反相器和第三反相器；第二反相器和第三反相器串联后连接斜率控制器的输入端；和/或，第二级缓冲器包括第四反相器和第五反相器；第四反相器和第五反相器串联后连接第二驱动管的栅极。
10、可选地，斜率控制器还接入使能配置信号，用于在使能配置信号有效的情况下，获取输入信号的工作频率，并根据输入信号的工作频率向末级驱动电路的至少一个控制端和预驱动电路之间接入对应阻值的限流电阻，以控制输出电平信号的至少一种跳变沿的斜率。
11、第二方面，本专利技术实施例提供了一种芯片，包括本专利技术任意实施例提供的io电路。
12、本专利技术实施例提供的io电路，包括预驱动电路、末级驱动电路和斜率控制器本文档来自技高网...
【技术保护点】
1.一种IO电路，其特征在于，包括：预驱动电路、末级驱动电路和斜率控制器；
2.根据权利要求1所述的IO电路，所述末级驱动电路包括第一驱动管和第二驱动管，所述末级驱动电路还包括第一控制端和第二控制端；
3.根据权利要求1或2所述的IO电路，其特征在于，所述斜率控制器包括控制电路、至少一个电阻和至少一个开关；
4.根据权利要求3所述的IO电路，其特征在于，所述控制电路包括起振控制电路、环形振荡器、计数器和逻辑电路；
5.根据权利要求4所述的IO电路，其特征在于，所述起振控制电路包括数据分配器、非门和与门；
6.根据权利要求4所述的IO电路，其特征在于，所述控制电路还包括寄存器，所述寄存器与所述逻辑电路连接，所述寄存器中的数据位包括使能控制位，所述使能控制位存储的数值表征对所述斜率控制器进行使能的使能配置信号的有效状态，所述逻辑电路用于在所述使能控制位置1后，根据所述计数值以及所述振荡信号的振荡周期确定所述时钟信号的工作频率，并根据所述时钟信号的工作频率控制各所述开关的导通状态。
7.根据权利要求2所述的IO电路
8.根据权利要求7所述的IO电路，其特征在于，所述第一取反电路包括与非门；
9.根据权利要求1所述的IO电路，其特征在于，所述斜率控制器还接入使能配置信号，用于在所述使能配置信号有效的情况下，获取所述输入信号的工作频率，并根据所述输入信号的工作频率向所述末级驱动电路的至少一个控制端和所述预驱动电路之间接入对应阻值的限流电阻，以控制所述输出电平信号的至少一种跳变沿的斜率。
10.一种芯片，其特征在于，包括权利要求1-9任一项所述的IO电路。
...【技术特征摘要】
1.一种io电路，其特征在于，包括：预驱动电路、末级驱动电路和斜率控制器；
2.根据权利要求1所述的io电路，所述末级驱动电路包括第一驱动管和第二驱动管，所述末级驱动电路还包括第一控制端和第二控制端；
3.根据权利要求1或2所述的io电路，其特征在于，所述斜率控制器包括控制电路、至少一个电阻和至少一个开关；
4.根据权利要求3所述的io电路，其特征在于，所述控制电路包括起振控制电路、环形振荡器、计数器和逻辑电路；
5.根据权利要求4所述的io电路，其特征在于，所述起振控制电路包括数据分配器、非门和与门；
6.根据权利要求4所述的io电路，其特征在于，所述控制电路还包括寄存器，所述寄存器与所述逻辑电路连接，所述寄存器中的数据位包括使能控制位，所述使能控制位存储的数值表征对所述斜率控制器进行使能的使能配置信号的有效状态，所述逻辑电路用...
【专利技术属性】
技术研发人员：李术亮，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。