【技术实现步骤摘要】
本专利技术涉及伪静态随机存取存储器(psram)装置的控制操作，且特定来说，涉及在psram装置中提供仲裁控制以在同时外部及内部存取请求期间抑制及消除亚稳态。
技术介绍
1、伪静态随机存取存储器(psram)是其内部结构为动态随机存取存储器(dram)的随机存取存储器，其中刷新控制信号经内部产生使得其可模拟静态随机存取存储器(sram)的功能。与所谓的自刷新dram装置不同，psram装置具有类似于sram装置的非多路复用地址线及引出线的非多路复用地址线及引出线。psram装置并入芯片上刷新及控制电路(例如刷新地址计数器及多路复用器、刷新间隔计时器、仲裁器)。这些电路允许psram操作特性与sram的操作特性非常相似。以此方式，psram装置组合dram的高密度与真sram的易用性。
2、psram可与具有“自刷新模式”的dram区别，其中自刷新模式主要用于待机模式中以允许主机系统暂停外部dram控制器的操作以节省电力而不丢失存储于dram中的数据。当没有控制信号从外部dram控制器接收时，自刷新模式在待机模式期间刷新dram数据。psram装置在操作中无需外部dram控制器且包含内置刷新控制以允许psram表现得像sram。
3、在操作中，psram装置响应于在psram外部接收的读取/写入请求而执行读取及写入操作，且在读取或写入操作之间执行存储器单元刷新。psram装置包含计数器以产生内部刷新请求。因此，读取/写入请求及刷新请求在不同频域上操作。因此，当外部读取/写入请求在发出内部刷新请求的相同时间到
技术实现思路
1、本申请案的一方面涉及一种伪静态随机存取存储器(psram)装置中的仲裁控制电路，所述仲裁控制电路包括：设置-复位(sr)锁存电路，其接收第一输入信号及第二输入信号，所述第一输入信号是指示对所述psram装置的存储器单元的读取或写入存取请求的正常存取请求信号，所述第二输入信号是指示对所述psram装置的存储器单元的刷新存取请求的刷新存取请求信号，所述sr锁存电路响应于所述第一输入信号与所述第二输入信号的逻辑运算而产生第一输出信号，所述第一输出信号响应于在断言所述第二输入信号之前断言所述第一输入信号而不具有信号转变，或响应于在断言所述第二输入信号之后或与断言所述第二输入信号同时地断言所述第一输入信号而具有两次或更多次信号转变；单向延迟电路，其具有接收所述第一输出信号的输入端子且将第一延迟引入到所述第一输出信号的前导信号转变以在输出端子上产生经延迟信号，所述经延迟信号响应于所述第一输出信号不具有信号转变或具有比所述第一延迟短的脉宽而不具有信号转变；及d触发器电路，其具有接收所述第一输出信号的数据输入端子、接收所述经延迟信号的时钟输入端子、接收复位信号的复位输入端子及提供第二输出信号的输出端子，所述第二输出信号响应于所述经延迟信号不具有信号转变而具有第一逻辑状态及响应于所述经延迟信号的信号转变而具有第二逻辑状态，所述第二输出信号保持所述第二逻辑状态直到断言所述复位信号以将所述第二输出信号复位到所述第一逻辑状态，其中所述第二输出信号具有指示准许所述读取或写入存取请求的第一逻辑状态及指示准许对所述psram装置的所述存储器单元的所述刷新存取请求的第二逻辑状态。
2、本申请案的另一方面涉及一种在伪静态随机存取存储器(psram)装置中用于提供仲裁控制的方法，所述方法包括：接收第一输入信号，所述第一输入信号是指示对所述psram装置的存储器单元的读取或写入存取请求的正常存取请求信号；接收第二输入信号，所述第二输入信号是指示对所述psram装置的存储器单元的刷新存取请求的刷新存取请求信号；响应于所述第一输入信号与所述第二输入信号的逻辑运算而产生第一输出信号，所述第一输出信号响应于在断言所述第二输入信号之前断言所述第一输入信号而不具有信号转变，或响应于在断言所述第二输入信号之后或与断言所述第二输入信号同时地断言所述第一输入信号而具有两次或更多次信号转变；产生具有前导信号转变的经延迟信号，所述前导信号转变是所述第一输出信号的前导信号转变之后的第一延迟，所述经延迟信号响应于所述第一输出信号具有比所述第一延迟短的脉宽而不具有信号转变；产生第二输出信号，所述第二输出信号响应于所述经延迟信号不具有信号转变而具有第一逻辑状态及响应于所述经延迟信号上的所述第一信号转变接收而具有第二逻辑状态，所述第二输出信号保持所述第二逻辑状直到被复位到所述第一逻辑状态，其中所述第二输出信号具有指示准许所述读取或写入存取请求的第一逻辑状态及指示准许对所述psram装置的所述存储器单元的所述刷新存取请求的第二逻辑状态。
本文档来自技高网...【技术保护点】
1.一种伪静态随机存取存储器PSRAM装置中的仲裁控制电路，所述仲裁控制电路包括：
2.根据权利要求1所述的仲裁控制电路，其中所述第一仲裁器电路包括：
3.根据权利要求2所述的仲裁控制电路，其进一步包括：
4.根据权利要求3所述的仲裁控制电路，其中所述第二仲裁器电路包括：
5.根据权利要求3所述的仲裁控制电路，其中所述单向延迟电路产生具有前导信号转变及尾接信号转变的所述经延迟信号，所述前导信号转变是由所述第一延迟延迟的所述第一输出信号的所述前导信号转变，所述尾接信号转变是没有延迟的所述第一输出信号的尾接信号转变。
6.根据权利要求5所述的仲裁控制电路，其中所述经延迟信号响应于所述经延迟信号的所述前导信号转变发生于所述延迟信号的所述尾接信号转变之后而不具有信号转变。
7.根据权利要求5所述的仲裁控制电路，其中所述经延迟信号的所述前导信号转变包括上升沿，且所述经延迟信号的所述尾接信号转变包括下降沿。
8.根据权利要求3所述的仲裁控制电路，其中所述第一延迟可编程以实现所述PSRAM装置的预定决断时间。<...
【技术特征摘要】
1.一种伪静态随机存取存储器psram装置中的仲裁控制电路，所述仲裁控制电路包括：
2.根据权利要求1所述的仲裁控制电路，其中所述第一仲裁器电路包括：
3.根据权利要求2所述的仲裁控制电路，其进一步包括：
4.根据权利要求3所述的仲裁控制电路，其中所述第二仲裁器电路包括：
5.根据权利要求3所述的仲裁控制电路，其中所述单向延迟电路产生具有前导信号转变及尾接信号转变的所述经延迟信号，所述前导信号转变是由所述第一延迟延迟的所述第一输出信号的所述前导信号转变，所述尾接信号转变是没有延迟的所述第一输出信号的尾接信号转变。
6.根据权利要求5所述的仲裁控制电路，其中所述经延迟信号响应于所述经延迟信号的所述前导信号转变发生于所述延迟信号的所述尾接信号转变之后而不具有信号转变。
7.根据权利要求5所述的仲裁控制电路，其中所述经延迟信号的所述前导信号转变包括上升沿，且所述经延迟信号的所述尾接信号转变包括下降沿。
8.根据权利要求3所述的仲裁控制电路，其中所述第一延迟可编程以实现所述psram装置的预定决断时间。
9.根据权利要求4所述的仲裁控制电路，其进一步包括：
10.根据权利要求9所述的仲裁控制电路，其中所述第一持续时间包括完成所述psram装置中的所述存储器单元的刷新操作的持续时间。
11.根据权利要求1所述的仲裁控制电路，其中所述第二输出信号经提供为耦合到刷新控制...
【专利技术属性】
技术研发人员：GY·帕克，张晟俊，
申请(专利权)人：芯成半导体开曼有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。