System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体模块制造技术_技高网

半导体模块制造技术

技术编号:43172892 阅读:4 留言:0更新日期:2024-11-01 20:02
一种半导体模块,包括:衬底,其被布置在壳体中并包括介电绝缘层和介电绝缘层表面上的包括第一至第七部分的第一金属化层;布置在第一金属化层上的多个半导体本体;以及第一至第四导电路径,衬底包括第一至第四侧,第一至第三部分在第三侧与第四侧之间沿第一侧依次布置,第七部分、第六部分的至少一部分和第五部分在第三侧与第四侧之间沿第二侧依次布置,第四部分沿第四侧布置并从第一侧朝向第二侧延伸,第一部分电耦接至第一电势,而第七部分电耦接至第二电势,在半导体模块的工作期间,第一电势相对于第二电势为正,第二部分包括别电耦接至第三电势的第一和第二端,第五部分包括分别经由第三和第四导电路径电耦接至第四电势的第一和第二端。

【技术实现步骤摘要】

本公开内容涉及半导体模块


技术介绍

1、功率半导体模块通常包括布置在壳体中的至少一个半导体衬底。包括多个可控半导体元件(例如,igbt、mosfet、hemt等)的半导体模块被布置在至少一个衬底中的每个衬底上。每个衬底通常包括衬底层(例如,陶瓷层)、沉积在衬底层的第一侧上的第一金属化层,以及可选地,沉积在衬底层的第二侧上的第二金属化层。可控半导体元件被安装在例如第一金属化层上。第二金属化层可以可选地附接至基板或散热器。应当选择半导体模块的布局以最小化所需的至少一个衬底的尺寸,同时提供对称的电流。此外,杂散电感应尽可能小。

2、因此,普遍需要一种紧凑的半导体模块布置,其中杂散电感低,同时提供对称的电流。


技术实现思路

1、一种半导体模块,包括:衬底,该衬底被布置在壳体中并包括介电绝缘层和被布置在介电绝缘层表面上的第一金属化层,其中,第一金属化层包括第一部分、第二部分和第三部分、第四部分、第五部分、第六部分和第七部分,被布置在第一金属化层上并形成三电平中性点箝位型1(npc1)转换器或三电平有源中性点箝位(anpc)转换器的多个半导体本体以及第一导电路径、第二导电路径、第三导电路径和第四导电路径,其中,衬底包括第一侧、与第一侧相对的第二侧、第三侧和与第三侧相对的第四侧,第一部分、第二部分以及第三部分在第三侧与第四侧之间沿着第一侧依次布置,第七部分、第六部分的至少一部分以及第五部分在第三侧与第四侧之间沿着第二侧依次布置,第四部分沿着第四侧布置并从第一侧朝向第二侧延伸,第一部分被配置成电耦接至第一电势,并且第七部分被配置成电耦接至第二电势,其中,在半导体模块的工作期间,第一电势相对于第二电势为正,第二部分包括面向衬底的第一侧的第一端和面向衬底的第二侧的第二端,其中,第一端被配置成经由第一导电路径电耦接至第三电势,并且第二端被配置成经由第二导电路径电耦接至第三电势,并且第五部分包括面向衬底的第一侧的第一端和面向第一侧的第二侧的第二端,其中,第一端被配置成经由第三导电路径电耦接至第四电势,并且第二端被配置成经由第四导电路径电耦接至第四电势。

2、另一种半导体模块,包括:衬底,该衬底被布置在壳体中并包括介电绝缘层和被布置在介电绝缘层表面上的第一金属化层,其中,第一金属化层包括第一部分、第二部分、第三部分、第四部分、第五部分、第六部分和第七部分,被布置在第一金属化层上并形成三电平中性点箝位型1(npc1)转换器或三电平有源中性点箝位(anpc)转换器的多个半导体本体以及第一导电路径、第二导电路径、第三导电路径和第四导电路径,其中,衬底包括第一侧、与第一侧相对的第二侧、第三侧和与第三侧相对的第四侧,第二部分、第一部分以及第三部分在第三侧与第四侧之间沿着第一侧依次布置,第五部分、第七部分以及第六部分在第三侧与第四侧之间沿着第二侧依次布置,第四部分沿着第四侧布置并从第一侧朝向第二侧延伸,第二部分被配置成电耦接至第三电势,并且第五部分被配置成电耦接至第四电势,第一部分包括面向衬底的第一侧的第一端和面向衬底的第二侧的第二端,其中,第一端被配置成经由第一导电路径电耦接至第一电势,第二端被配置成经由第二导电路径电耦接至第一电势,并且第七部分包括面向衬底的第一侧的第一端和面向衬底的第二侧的第二端,其中,第一端被配置成经由第三导电路径电耦接至第二电势,并且第二端被配置成经由第四导电路径电耦接至第二电势,其中,在半导体模块的工作期间,第一电势相对于第二电势为正。

3、参照以下附图和描述可以更好地理解本专利技术。附图中的部件不一定按比例绘制,而是将重点放在说明本专利技术的原理上。在附图中,贯穿不同的视图,相似的附图标记表示相应的部分。

本文档来自技高网...

【技术保护点】

1.一种半导体模块,包括:

2.根据权利要求1所述的半导体模块,其中,在所述半导体模块的工作期间,所述第三电势(M1)和所述第四电势(M2)相对于所述第二电势(DC-)为正,并且相对于所述第一电势(DC+)为负。

3.根据权利要求1或2所述的半导体模块,其中,所述第一导电路径(8021)、所述第二导电路径(8022)、所述第三导电路径(8051)和所述第四导电路径(8052)中的每一个包括一个或更多个导电元件。

4.根据权利要求3所述的半导体模块,其中:

5.根据权利要求3所述的半导体模块,其中:

6.根据权利要求5所述的半导体模块,其中:

7.根据权利要求5所述的半导体模块,其中:

8.根据权利要求5所述的半导体模块,其中:

9.根据权利要求3所述的半导体模块,其中:

10.根据权利要求9所述的半导体模块,还包括以下中至少之一:

11.根据权利要求9所述的半导体模块,还包括以下中至少之一:

12.根据权利要求5所述的半导体模块,其中:

13.根据前述权利要求中任一项所述的半导体模块,其中:

14.根据前述权利要求中任一项所述的半导体模块,其中:

15.根据前述权利要求中任一项所述的半导体模块,其中,所述多个半导体本体包括布置在所述第一部分(1111)上的第一多个半导体本体(T1,F1)、布置在所述第三部分(1113)上的第二多个半导体本体(T2,F2)、布置在所述第四部分(1114)上的第三多个半导体本体(T3,F3)、布置在所述第六部分(1116)上的第四多个半导体本体(T4,F4)、布置在所述第三部分(1113)上的第五多个半导体本体(T5,F5)以及布置在所述第五部分(1115)上的第六多个半导体本体(T6,F6)。

16.根据权利要求15所述的半导体模块,其中

17.根据权利要求16所述的半导体模块,其中

18.根据权利要求17所述的半导体模块,其中

19.根据前述权利要求中任一项所述的半导体模块,其中,所述第四部分(1114)被配置成耦接至输出节点(AC)或形成所述输出节点(AC)。

20.一种半导体模块,包括:

...

【技术特征摘要】

1.一种半导体模块,包括:

2.根据权利要求1所述的半导体模块,其中,在所述半导体模块的工作期间,所述第三电势(m1)和所述第四电势(m2)相对于所述第二电势(dc-)为正,并且相对于所述第一电势(dc+)为负。

3.根据权利要求1或2所述的半导体模块,其中,所述第一导电路径(8021)、所述第二导电路径(8022)、所述第三导电路径(8051)和所述第四导电路径(8052)中的每一个包括一个或更多个导电元件。

4.根据权利要求3所述的半导体模块,其中:

5.根据权利要求3所述的半导体模块,其中:

6.根据权利要求5所述的半导体模块,其中:

7.根据权利要求5所述的半导体模块,其中:

8.根据权利要求5所述的半导体模块,其中:

9.根据权利要求3所述的半导体模块,其中:

10.根据权利要求9所述的半导体模块,还包括以下中至少之一:

11.根据权利要求9所述的半导体模块,还包括以下中至少之一:

12.根据权利要求5所述的半导体模块,其中:

【专利技术属性】
技术研发人员:克里斯蒂安·米勒
申请(专利权)人:英飞凌科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1